VHDL报错std_logic type does not match integer literal
随风飘扬 学习 2015年12月01日7:07 6469
VHDL报错std_logic type does not match integer literal
library ieee;
虎aa_i泰nk克ygr新wf_zl闻jeq网iit版权所有,请勿未授权转载!!!
use ieee.std_logic_1164.all;
虎mwfyl泰gcd克zit新ff闻naels网hd版权所有,请勿未授权转载!!!
entity f_adder2 is
虎e_j泰pzpdt克vgyn新h闻v_网ist版权所有,请勿未授权转载!!!
port(a,b,c : in std_logic; so,co : out std_logic);
虎bl泰vaw克uskh新czmjg闻dug网gfza版权所有,请勿未授权转载!!!
end entity f_adder2;
虎a泰q克gobp_新h闻kofdk网jkxm版权所有,请勿未授权转载!!!
architecture bhv of f_adder2 is
虎p泰_克spyd新acj闻nsl网lkh版权所有,请勿未授权转载!!!
signal s : std_logic_vector(2 downto 0);
虎ped泰j克nw新s闻kohrk网ktg版权所有,请勿未授权转载!!!
begin s<=c&b&a;
虎mep泰gdg克x新bnhi闻rqoz网iye版权所有,请勿未授权转载!!!
process(c,b,a) begin
虎ismyu泰cacif克hw新rt闻kir网ctyzo版权所有,请勿未授权转载!!!
case (s) is
虎pgy泰j克fwd新p闻unqyq网jfc版权所有,请勿未授权转载!!!
when "000" => so<=0;co<=0;
虎fh泰sgx_克v新rxsf闻ot网e版权所有,请勿未授权转载!!!
when "001" => so<=1;co<=0;
虎catbu泰rl克alwa新we闻x网s版权所有,请勿未授权转载!!!
when "010" => so<=1;co<=0;
虎es泰l克lu新mz闻izafw网zms版权所有,请勿未授权转载!!!
when "011" => so<=0;co<=1;
虎ig泰yvvz克womg新i闻tp网bef版权所有,请勿未授权转载!!!
when "100" => so<=1;co<=0;
虎o泰yoc克eaipq新icd闻gonjr网ggezg版权所有,请勿未授权转载!!!
when "101" => so<=0;co<=1;
虎he泰t克oofy新ue闻ba网sjbzl版权所有,请勿未授权转载!!!
when "110" => so<=0;co<=1;
虎_dgg泰vlqol克cgt新v闻z网wfxj版权所有,请勿未授权转载!!!
when "111" => so<=1;co<=1;
虎zef泰qjjy克cmsog新wyj_闻d网h版权所有,请勿未授权转载!!!
when others =>NULL;
虎fduzd泰ff克n新i闻x网o版权所有,请勿未授权转载!!!
end case;
虎d泰xorcu克fdto新g闻pfdm网pj版权所有,请勿未授权转载!!!
end process;
虎yzheb泰fvm克za新mqg_v闻uvj网bd_c版权所有,请勿未授权转载!!!
end architecture;
虎x泰kktcv克abi新s_vi闻po_网vwb_版权所有,请勿未授权转载!!!
定义的s是std_logic类型,但你赋值的时候由于没加单引号,被认为是integer类型了,所以应加单引号
虎uc泰p克bdb新d_jx闻vu网nrlp版权所有,请勿未授权转载!!!
声明:凡本网转载的文/图等稿件,均出于传递更多信息及方便探讨之目的,并不意味着本站及主办、承办单位赞同其观点或证实其内容的真实性,文章内容仅供参考,如果侵犯了原作者的权利请与网站管理员联系。
评论列表
-
暂无数据