VHDL报错std_logic type does not match integer literal
随风飘扬 学习 2015年12月01日7:07 6812
VHDL报错std_logic type does not match integer literal
library ieee;
虎wz泰cluhs克jkt新cv闻llw网jupo版权所有,请勿未授权转载!!!
use ieee.std_logic_1164.all;
虎o泰tchv克jfh新d闻ygz网ym版权所有,请勿未授权转载!!!
entity f_adder2 is
虎hrwy泰d克sva新cng闻d网hfh版权所有,请勿未授权转载!!!
port(a,b,c : in std_logic; so,co : out std_logic);
虎zo泰dgv克fv新ozuu闻tixw网vdcdt版权所有,请勿未授权转载!!!
end entity f_adder2;
虎__dsx泰ll克ypzau新aj闻g网ozy版权所有,请勿未授权转载!!!
architecture bhv of f_adder2 is
虎vhn泰yw克zjfad新osns闻t网k版权所有,请勿未授权转载!!!
signal s : std_logic_vector(2 downto 0);
虎qjyq泰kcwsb克c新m闻krc网s_版权所有,请勿未授权转载!!!
begin s<=c&b&a;
虎rchs泰za_克li新jwjrk闻efpx网rgtnp版权所有,请勿未授权转载!!!
process(c,b,a) begin
虎i_f泰vvb克jp新irhuw闻k网yfo版权所有,请勿未授权转载!!!
case (s) is
虎ka泰ea克p新ld_vf闻k网tg版权所有,请勿未授权转载!!!
when "000" => so<=0;co<=0;
虎susn泰shvlp克qgpx新io_闻aodii网mn版权所有,请勿未授权转载!!!
when "001" => so<=1;co<=0;
虎_y泰bzshd克st新kezw闻nynbg网f版权所有,请勿未授权转载!!!
when "010" => so<=1;co<=0;
虎f泰cg克urlhp新ee闻n网jucl版权所有,请勿未授权转载!!!
when "011" => so<=0;co<=1;
虎gl_ok泰xifip克dlr新oen闻vs_p网nwm版权所有,请勿未授权转载!!!
when "100" => so<=1;co<=0;
虎kf泰ii克vj新of闻q网tkh版权所有,请勿未授权转载!!!
when "101" => so<=0;co<=1;
虎j泰zvsx克a新tsal闻snq网kmyx版权所有,请勿未授权转载!!!
when "110" => so<=0;co<=1;
虎k泰t克vuepr新ubkht闻lw网v版权所有,请勿未授权转载!!!
when "111" => so<=1;co<=1;
虎u泰qcmy克atj新a闻y网qndc版权所有,请勿未授权转载!!!
when others =>NULL;
虎oub泰m克jfvy新rsbc闻h网fcb版权所有,请勿未授权转载!!!
end case;
虎rrlas泰kvnb克_y新c闻iygg网cjdo版权所有,请勿未授权转载!!!
end process;
虎a泰ohf克peif新ft闻mp网hj版权所有,请勿未授权转载!!!
end architecture;
虎y泰a克slq新srrs闻poirc网b版权所有,请勿未授权转载!!!
定义的s是std_logic类型,但你赋值的时候由于没加单引号,被认为是integer类型了,所以应加单引号
虎i泰k克o新fvce闻odcz网adqci版权所有,请勿未授权转载!!!
声明:凡本网转载的文/图等稿件,均出于传递更多信息及方便探讨之目的,并不意味着本站及主办、承办单位赞同其观点或证实其内容的真实性,文章内容仅供参考,如果侵犯了原作者的权利请与网站管理员联系。
评论列表
-
暂无数据