虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎jkwby泰nadox克g_qze新l闻emfki网w版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎g泰lh克k新yda闻cohr网aee版权所有，请勿未授权转载！！！

entity f_adder2 is

虎awd_v泰x克e新bn闻bex网dtyw版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎chww泰nwyjd克fgizs新vsdxn闻worw网jz版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ngds泰xsfj克wbzt新oluu闻xdpf网nz版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎egqx泰ccln克sm新sf_闻hpvri网pwdpa版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎fikn_泰z克rtpww新bbkn闻kx网np_l版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎x泰f克e新aed闻w网c版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎lwn_x泰i克vrqj新w闻_md网j版权所有，请勿未授权转载！！！

case (s) is

虎j泰ynay克b新be闻_z网o版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎ghyk泰utyi克pcnf新_ty_u闻hyp网naem版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎lm泰rwe克ovw新gso闻xtacz网ejx版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎d泰ot克zz__l新xsx闻qnxy网e版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎te泰vxn克sd__v新pfdn闻sc网dkwzk版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎pegbg泰bdo克jgfao新ee闻woqn网ye版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎yfn泰zpt克ijq新p闻uqjk网z版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎yn泰co克akv新bx闻utiq网b版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎c泰qt_hs克v新cj_闻gopvf网tgamt版权所有，请勿未授权转载！！！

when others =>NULL;

虎_tnz泰yu克fu新myq闻z网fir版权所有，请勿未授权转载！！！

end case;

虎avx泰bsuz克g新mdga闻wbgx网wlb版权所有，请勿未授权转载！！！

end process;

虎l泰pgrms克pqwnm新w_y闻skpfe网swvbw版权所有，请勿未授权转载！！！

end architecture;

虎j泰rp克lhwct新ysuj闻ribv网ydrq版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎lp泰jquwx克vuj新if闻esefm网tweo版权所有，请勿未授权转载！！！