虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎kyvsh泰mke克k新omxs闻n网fi版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎ctz_z泰dblsp克zdjwl新ybl闻zc网g版权所有，请勿未授权转载！！！

entity f_adder2 is

虎y泰rxmy克ar新qjzfv闻ikhb网wk版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎x泰y克xark新hfxmu闻vyrlw网midf版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ctz泰lk克n_新ln闻ol网hstx版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎iup泰klm克g新d闻tjvrh网hgjns版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎v泰ogwa克xwfps新xzkwa闻bb网tvuha版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎q泰oieo克as新sa闻uqaxl网y版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎dbz泰owq克w新hdai闻glhg网cavgo版权所有，请勿未授权转载！！！

case (s) is

虎oicgo泰lxfec克p新oio_闻lcydx网ah版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎zgu泰mee克_lgi_新fbu闻rwwa网oauaz版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎ucu泰a克_rd新cyl闻hk网uzrmy版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎zd泰trcpi克pcsbw新stx闻yzjlf网n版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎pn泰z克pfgs新cozx闻pw网ikus_版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎k泰rdci克mcq新ca_闻nqzey网m版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎xzki泰bbuad克zzvi新zk闻uexim网vuqe版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎fd泰brk克f新ic闻j网dvjny版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎u泰lno_克h新w闻q网g版权所有，请勿未授权转载！！！

when others =>NULL;

虎hfey泰ux克pk新wnnm闻hvnm网jav版权所有，请勿未授权转载！！！

end case;

虎s泰n克ovtwz新jsyj闻rawi网qcb版权所有，请勿未授权转载！！！

end process;

虎v泰hcccb克wimxn新c闻b网xuuc版权所有，请勿未授权转载！！！

end architecture;

虎lj泰wuvmn克myici新jp闻r网ed版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎sc泰oas克maw新ejg闻_k网pw版权所有，请勿未授权转载！！！