虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎s泰iardp克jdrih新rda闻sgoo网f版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎fp泰ub克z新z闻i网k版权所有，请勿未授权转载！！！

entity f_adder2 is

虎zqprx泰t克e新r闻qwyfn网fxdji版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎cmg泰q克cvll新fl闻nj网hy版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ds泰yz_克gk新sp闻o网w_itm版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎axoi泰g克rrtrm新qvkza闻_epff网kjlfh版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎bbw泰k_fda克ftpt新ks闻kjc网rb版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎i泰_wg克twh新izz闻gq_j网ec版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎u泰eg克kzw新nmhuw闻ftaox网s版权所有，请勿未授权转载！！！

case (s) is

虎z泰ihs克ideeq新bdpf闻s网jczp版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎gwi泰f克ctb_d新al闻i网jjisa版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎gxjj_泰ttkvv克n新ls闻sxkzh网vq版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎xdp泰g_p_克fvgto新jsk_闻bebn网ehvjs版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎yz泰ywmz克f新g闻pvze网nv_版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎skjpa泰sef克m新f闻atiy网g_u版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎qpohw泰ro克vhf新jkgng闻rw网zna版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎lwlr泰cqxoi克fvhs新sgdng闻bvb网wui版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎fth泰wnkj克_新g闻h网xskxj版权所有，请勿未授权转载！！！

when others =>NULL;

虎j泰hb_克n新r闻_网sik版权所有，请勿未授权转载！！！

end case;

虎mnj泰m克d新lht闻rfi网yj版权所有，请勿未授权转载！！！

end process;

虎j泰nvv克ciz新_闻wkp网w版权所有，请勿未授权转载！！！

end architecture;

虎oz泰e克bj新kour闻cwwt网nbo版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎fcb泰tp克i新t闻as网lsr版权所有，请勿未授权转载！！！