虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎v泰wtnv克yd_h新wm闻ozx网noitd版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎dcn泰wjjy克kwy新k闻tdud网h版权所有，请勿未授权转载！！！

entity f_adder2 is

虎jxd泰rgor克yp_mz新cqe闻uq网x版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎wjr泰ho克d_urf新dinj闻ihk网zzru版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ucvyf泰n_克h_bk新uz闻kov网vz版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎z泰jckbx克w新zvr闻or网_版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎bghd泰ex克psf新pqnmp闻nif网qu版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎s_bi泰psqbp克ebt新xeqn闻oqpyl网gnp版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎asz泰eku克rt新nax闻d网j版权所有，请勿未授权转载！！！

case (s) is

虎f泰j克ttt新kvkl闻ydnwl网zvc版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎hwzq泰hbanz克oezm新we闻cvjlw网kxb_w版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎rzr泰oj克n新_emks闻jg网wrk版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎vhmi泰za克fxlg新tiovp闻ilnd网zc版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎ahkrj泰jacv克r新ql闻xfc网h_o版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎erc泰wl克c新_ta闻tivd网z版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎d泰zoz克ihwtm新w闻fo网cspxt版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎y_zzo泰ezj克qg新x闻ppfc网p版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎npl泰fg_克vhph新mi闻f_网mjspc版权所有，请勿未授权转载！！！

when others =>NULL;

虎bkcsl泰n克lpn新_z闻kesr网iub版权所有，请勿未授权转载！！！

end case;

虎qug泰ya_克hqaiy新i_yet闻hb网n版权所有，请勿未授权转载！！！

end process;

虎iu_b泰bu克j新l闻b网onsik版权所有，请勿未授权转载！！！

end architecture;

虎rg泰zwpyu克wlz新f闻egcm网ap版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎kmx泰kc克tc新u闻jyrrs网rre版权所有，请勿未授权转载！！！