虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎gkh泰hekd克ozo新rkgrp闻m网egbm版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎wijvf泰wxa克kuij新x闻ntmdj网s版权所有，请勿未授权转载！！！

entity f_adder2 is

虎wuc泰j克kc新ym闻i网fe版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎wehcr泰pyq_g克w新tfyhg闻_txwc网cs版权所有，请勿未授权转载！！！

end entity f_adder2;

虎rtgsu泰ydzm克nl新gk闻r网ia版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎pwm泰qv克jmqmw新gtpo闻bxry网v版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎p泰gfr克pmr新jxooa闻ws网y版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎n泰atndx克ypr新bvl闻ofq网uo版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎yff泰h克tgp新sip闻yx_xy网jbvf版权所有，请勿未授权转载！！！

case (s) is

虎f泰a_wm克cmyy新_owss闻r_iuj网izy版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎pds泰eisro克cd_新p闻vwpx网axng版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎y泰nrq克r新cvh闻pu网xcv版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎gblp泰cscsz克ira新zbt闻ksqqh网c版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎owetc泰yvx克_zsz新yxti闻jno网chfg版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎own泰xmls克ohz新le闻jjnai网qsx版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎hbdu泰a克n新g闻rpz网czif版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎lj泰z_i克vs_re新c闻g网spkk版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎dys泰s_b克xe新jch闻eqdo网rh版权所有，请勿未授权转载！！！

when others =>NULL;

虎ugkdc泰qy_p克ajeqg新fay闻fcja_网qc版权所有，请勿未授权转载！！！

end case;

虎r泰n克ehh新pimns闻sp网rghyl版权所有，请勿未授权转载！！！

end process;

虎q泰ueulh克uqexs新jbgy闻rsui网_vuqm版权所有，请勿未授权转载！！！

end architecture;

虎ga泰x克cd新yg闻srpq网glxjm版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎v泰sqcma克v新bqq闻wi网t版权所有，请勿未授权转载！！！