虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎xh泰azkm克arz新s闻fl网z版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎lqruq泰d克nfzu新mjhmu闻vckk网qt版权所有，请勿未授权转载！！！

entity f_adder2 is

虎i泰hciah克bg新rwtdt闻htekw网lyzc版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎pgj_泰odxu克rklr新y闻uc网rjl版权所有，请勿未授权转载！！！

end entity f_adder2;

虎um泰dafr克z_n新u闻i网hjmun版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎z泰sky克jgfm新zu闻xf网j版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎miak泰ti克rpv新zzr闻y网i_ieo版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ljxf泰h克u新oty闻bdfl网tec_b版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎ae泰cefbt克s新tfeid闻frsh网zw版权所有，请勿未授权转载！！！

case (s) is

虎ak泰wpjx克lqc新mv_a闻z网xa版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎qv泰qp克snc新ykaiu闻m网mal版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎yn泰g克m__e新hq闻dv_k网dfeii版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎cfy_j泰sk克lqdwz新lwan闻dq网uxhwq版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎akiyj泰klv克qdg新uu闻vsdnh网skt版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎ebx泰wiwi克nm新fpgf_闻keqti网zjps版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎qx泰b克e_qdx新rphm闻slftg网rs版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎gme泰qcvli克kj新r闻zi网_vu版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎x泰od克do_新w闻cvw网oqwo版权所有，请勿未授权转载！！！

when others =>NULL;

虎o泰ygwa克v新ez闻cm网mw版权所有，请勿未授权转载！！！

end case;

虎dypp泰ujh克ji_v新d_闻kj网uvf版权所有，请勿未授权转载！！！

end process;

虎unyiq泰mcp克oloen新nn闻qxsl网r_t版权所有，请勿未授权转载！！！

end architecture;

虎f泰i_t克g新se闻l网yr版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎chj泰cqaql克ziy新ifm闻ko网ptrjr版权所有，请勿未授权转载！！！