虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎thudo泰_lm克p新f闻p__c网usr版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎iuznr泰umu克p新aatxg闻hd网xmjvk版权所有，请勿未授权转载！！！

entity f_adder2 is

虎rx泰_x克vr新yh闻oryq_网gy版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎zgu泰rm_r克gam新rqmrn闻lcf网fw版权所有，请勿未授权转载！！！

end entity f_adder2;

虎w泰b克rcl新losf闻tdbnz网iy版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎o泰xgqe克c新abufo闻mi网ekea版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎_泰uzkpg克qzkf新e闻th网_esg版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎se泰l克dh新fqkt闻gckca网bg版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎tfa_泰q_z_b克j_新zs闻usw网pfc版权所有，请勿未授权转载！！！

case (s) is

虎bjn泰oudy克jx新vq闻hu网_s版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎yatmo泰d克sgl新jv_h闻rfs网hulsv版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎evbu泰pe克lpja新mbkrr闻_l网cosvh版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎k泰zghj克u新kvv闻udj网iiky版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎qfgo泰au克m新ax闻rqa网cnuif版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎sqk泰omc克kzj新sc闻_网nibii版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎m泰tw克omrjh新f_i闻_agc网udr版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎a泰_克rqpj新em闻doz网tj版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎_ob泰fl克cnty新pqx闻jv网fp版权所有，请勿未授权转载！！！

when others =>NULL;

虎_s_gs泰czl克rvbig新tcivw闻rq网twi版权所有，请勿未授权转载！！！

end case;

虎qqbxp泰fndo_克xccy新fodzo闻v网k版权所有，请勿未授权转载！！！

end process;

虎dcf泰tej克r新fc_an闻iuu网l版权所有，请勿未授权转载！！！

end architecture;

虎_rw泰jzj_z克y新jgps闻s网ewi版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ogp泰mkrq克s新xya闻kkf网ccn版权所有，请勿未授权转载！！！