虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎lbbb泰a克eytx新yomh闻v网n版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎ci泰p克_新jh闻fhyc网bxcnx版权所有，请勿未授权转载！！！

entity f_adder2 is

虎dem泰xv_fq克lf新hq闻awor网u版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎kacdb泰g克qjp新qxgl闻ynr网cxoo版权所有，请勿未授权转载！！！

end entity f_adder2;

虎f泰oeer克y新sru闻uta网dqjd版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎sshr泰q克_uxyc新o闻k_xh_网u版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎s泰vrts克onkw新gmxw闻cbmi网ehbuf版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎x泰qt克qh新i闻i网oof版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎vctrk泰zjyva克omzjc新uo__s闻y_psw网p_ynl版权所有，请勿未授权转载！！！

case (s) is

虎x泰ywair克hdh新zkalo闻axyd网mt版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎dp泰gent克w_ej新uk_闻l_网lg版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎biev泰juxf克us新f闻ohxot网ntor版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎j_g泰zzix克l新wj闻mtquu网gkqm版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎yx泰s克b新vzn闻xeytd网x版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎vm泰ltl克ms新b闻hk网oox版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎a泰_yz克hqne_新tyo闻t网edxo版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎k泰xahsz克nc新zd闻crggk网wep版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎g泰syrj克bl新a_闻t网riqdi版权所有，请勿未授权转载！！！

when others =>NULL;

虎iex泰bnbs克ogewf新zkat_闻t网nk版权所有，请勿未授权转载！！！

end case;

虎b泰met克in新ldt闻f网k版权所有，请勿未授权转载！！！

end process;

虎zhud泰wucz克a新siscf闻ye网ryxuk版权所有，请勿未授权转载！！！

end architecture;

虎ncv泰ea克zgzlr新cxrmz闻r网xwwps版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎xhus_泰i克dxxhc新yi_so闻tod网eep版权所有，请勿未授权转载！！！