虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎un泰xdr克heooe新jhj闻fknbn网xxk版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎hw泰eazp克c新vfnp闻vk网fp版权所有，请勿未授权转载！！！

entity f_adder2 is

虎sgzq泰n克olw新hpkw闻vp网br版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎mh_泰kvhg克vc新mwyk闻j网herf版权所有，请勿未授权转载！！！

end entity f_adder2;

虎eo泰shrol克pke新x闻snprn网rbwd版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎eav泰n克ehgxz新mm闻dr网mtocu版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎huc泰k克irw新u_fr闻nmiy网l版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎inpe泰mihkb克tg新oroy闻us网l版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎yv泰jsp克rr新jwm闻ma_网eonnx版权所有，请勿未授权转载！！！

case (s) is

虎fnwer泰bcsv克__新o_闻mb网nz版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎p泰kvkj克j新xxc闻an网bkfl版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎pi泰lw克lwi新ml闻cxsh网tjx版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎xp_j泰tjx克vxq新ryc闻hwtyv网ohvkh版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎mj泰g克xcnmz新jxp闻bp网d版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎aj泰y克ghrh新zx闻_i网_eyl版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎lxye泰bxujz克l新y_eev闻s网wuzz版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎bf泰jii克zi新lt闻_e网zj版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎xyby泰xks克anpe新pjp闻jgw网asbev版权所有，请勿未授权转载！！！

when others =>NULL;

虎kuvc泰auh克bij新f闻ahr网jw版权所有，请勿未授权转载！！！

end case;

虎hwlsz泰ylkq克pc新rzp闻tuya网m版权所有，请勿未授权转载！！！

end process;

虎wg泰rjcd克f新ujbtj闻spgmk网v版权所有，请勿未授权转载！！！

end architecture;

虎dawti泰tvk_u克imn新pcdy闻jr网hmx版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ae泰qkheb克v新m闻m_xy网ajv版权所有，请勿未授权转载！！！