虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎otd泰movmj克on新ej闻bwau网qgs版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎x泰mv克rn新efaa闻rk网l版权所有，请勿未授权转载！！！

entity f_adder2 is

虎vki泰hikny克vcg新fjpdp闻a网l版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎hvo泰h克b新yi闻iw网zwgup版权所有，请勿未授权转载！！！

end entity f_adder2;

虎jrdxq泰fpyr克um新dw闻kwzgn网a版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎u泰a克mot新j闻jw网oafvj版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎rg泰rbd克ylqa新dqyjw闻sasr网c版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎pp泰o克o新ljn闻yaqga网ngc版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎d泰dmd克dhkw新o闻jqmf网h版权所有，请勿未授权转载！！！

case (s) is

虎v泰aq克cee新qg闻mwec网nbfz版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎az泰vw克he新xxpl闻_网w版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎_zmoy泰mz克jaq新xusaz闻zvwr网ahfk版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎qrz泰gh克z新xjfhy闻_j网_sqg版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎c泰lqmg_克vrzw新vx闻g网vlz版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎mzcxj泰c克qw新w闻l网piugb版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎bcidd泰zx克rfk新ifg闻r_ehx网e版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎x泰ue克xvdb新dflw闻rslgc网kqset版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎q泰ubwvz克dl新fp闻h__网_uu版权所有，请勿未授权转载！！！

when others =>NULL;

虎c泰q克wj新pf闻oxxxv网wszkp版权所有，请勿未授权转载！！！

end case;

虎mxc泰zrvrt克bj新ody闻koef网kf版权所有，请勿未授权转载！！！

end process;

虎tf泰hxkh克kskk新od闻ey网cpmcq版权所有，请勿未授权转载！！！

end architecture;

虎jshe泰qu克igvqw新lmj闻pjf网vd版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎rele泰mbhr克z新km闻p网j版权所有，请勿未授权转载！！！