虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎yiy泰x克lgi新ixw闻ir网p版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎lfzx泰e克nzdiq新dcj闻wzprn网_lx版权所有，请勿未授权转载！！！

entity f_adder2 is

虎udz泰g克cluh新mut闻hps网kot版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎lh泰phitp克cu新ie闻vl网ikup版权所有，请勿未授权转载！！！

end entity f_adder2;

虎mic泰hqeq克dgl_新tjzi闻gmmt网yjpgf版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎jsfy泰h克lviu新qf闻wdl网b版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎cc泰uj克o新xh闻h_gte网z版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ajfkm泰pyy克z新l闻sv_m网y版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎iosy泰ro克jmano新dcm闻in网kyk版权所有，请勿未授权转载！！！

case (s) is

虎r泰bfo克cu_z新qol闻wysu网mkp版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎j泰wj_uk克xl_新n闻ip网zna版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎lnwii泰o克zgmzz新xe闻wmr网dyb版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎hnh泰li克c新fmog闻q网kdx版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎rq泰ivw克ymemf新gqbk闻qi网v版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎yygh泰y克xkqbi新k闻kmeid网in版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎_wzo泰t克p新zubiy闻ci_x网grj版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎uq_泰zpxph克n新kkbj闻zgl网l版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎_yvu泰oha_克ae新ltghk闻k网y版权所有，请勿未授权转载！！！

when others =>NULL;

虎m泰xy克jy_a新zxi闻q网ysi_版权所有，请勿未授权转载！！！

end case;

虎v泰lvuw克os新micu闻dfo网ro版权所有，请勿未授权转载！！！

end process;

虎_pfb泰lcexq克fyx新q闻ukajk网vv版权所有，请勿未授权转载！！！

end architecture;

虎h泰xjh克x新_z闻hhsmk网ts版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎r泰ojoll克trs新ubpkq闻ajds网zks版权所有，请勿未授权转载！！！