虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎hs泰nn克bib新hsjp闻usja网yfpw版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎ja泰hpzvk克l新t闻kboa网tal版权所有，请勿未授权转载！！！

entity f_adder2 is

虎h泰vyfig克wpwvp新enixh闻nspr网ks版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎_zk泰fme克dfkmc新lazn闻ay_h网l版权所有，请勿未授权转载！！！

end entity f_adder2;

虎tggg泰spnai克s新pov闻vm网pv版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎golrr泰_kek克lnqj新oe闻_v网nzz版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎k泰v_mf克abi新r闻q网pes版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎asbd泰cltd克bx新xl_闻eemb网hxtf版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎mlzpn泰suptv克gp新g闻l网w版权所有，请勿未授权转载！！！

case (s) is

虎dei泰aii_z克b新jv闻cm网cnyl版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎nzai泰qnmm克ahku新em闻sylih网yb_lo版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎doe泰b克dtgfp新yh闻_网s版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎zqjfj泰ixhnp克lc_tx新x_a闻hd网fhfro版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎rjk泰nrjg克l新m闻waftv网l版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎a泰qhlmk克jlp新iyvl闻gps网po版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎pzua泰ubvna克uiud新fyg闻xurr网u版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎a泰fome克aahrj新ae闻v网r版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎iyux泰suqvp克g新wce闻gqvbv网faych版权所有，请勿未授权转载！！！

when others =>NULL;

虎oij泰_iaif克unt新mstaq闻hodmj网h版权所有，请勿未授权转载！！！

end case;

虎m__mj泰ssnxa克if新uu_d闻mw网_rvw版权所有，请勿未授权转载！！！

end process;

虎dm泰hk克uvkq新kiz_闻pf网_yu版权所有，请勿未授权转载！！！

end architecture;

虎jvow泰zekf克iw新f闻_jfml网tskv版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎q泰zy克xnb新lm闻p网emqc版权所有，请勿未授权转载！！！