虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎nvxjw泰nbere克qyvzs新tlqk闻l网pban版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎z泰y克c_o新o闻ldo网p版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ccorm泰k克ksx新v闻no网zquf版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎iaw泰kb_n克tefmk新ysao闻ft网o版权所有，请勿未授权转载！！！

end entity f_adder2;

虎g泰bp_rt克vl新d闻kejw网lcjv版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎pjct泰wyv克a新al闻yrif网_hx版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎kb泰b克e新gu闻jhhp网xkkir版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎cxd泰k克o新lyz闻ofvg网djysz版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎arfm泰cyw克km新sl闻r网fy版权所有，请勿未授权转载！！！

case (s) is

虎fyona泰dg克zfly新mky闻zr网pstpm版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎hrshr泰ly克dud_a新hzv闻oqm网_uula版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎lqk泰_bvuh克z新djhv闻albj网qcbn版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎h泰lz克w新zrtq闻tzk网q版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎ycz泰wk克kzmo新gdgz闻yp网pa版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎ydqog泰un克g_t新amek_闻lbwrl网myt版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ax泰vwpe克x新ohzia闻keko网b版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎b_ux泰hsil克drrm新haw闻cejr网zkj版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎fn泰_克v新ejj_n闻i网sqa版权所有，请勿未授权转载！！！

when others =>NULL;

虎p泰mxur克p新k闻o网jk版权所有，请勿未授权转载！！！

end case;

虎poe泰o克hysvo新szq闻txtz网o版权所有，请勿未授权转载！！！

end process;

虎vins泰c克wyxfv新h闻ne网ju版权所有，请勿未授权转载！！！

end architecture;

虎qfchk泰h克ykubo新gfk闻usco网vkdrx版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎gaw泰s克ht新tv闻vlb网r_pm版权所有，请勿未授权转载！！！