虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎cm_r泰rec克aqdku新m闻jv网ezac版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎qogu泰ooq克rjhye新l_j_l闻m网dpgl版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ub泰uu_vo克bmc新bwh闻h网n版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎xixkj泰zfwqo克duuz新ld闻st网w版权所有，请勿未授权转载！！！

end entity f_adder2;

虎khhpz泰hwqt克m新ce闻iqtrl网a版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎qpnmk泰op克f新v闻bxw网qhyli版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎_leqp泰qi克nioz新jszky闻q网e版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎_kawy泰nbfr克ysgl新i闻gwb网xup版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎ie泰hrkq克lmft新meua闻y网tart_版权所有，请勿未授权转载！！！

case (s) is

虎wqm泰o克_f新kxv_闻sdnmi网dy版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎hcuy泰poi克tibh新uge闻fy网psp版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎wz泰l克o_h_新m闻tx_l网ny版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎alzmm泰yt克i新_x闻k网gg版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎hrfm泰dfnmp克_新um闻u网kys版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎_泰upgqn克xiub新m闻d网mpfkf版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎zo泰zmp克hs新rf闻wurik网zor版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎dokpd泰axkbr克ijitm新qvt_闻fe网phhml版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎wgxtg泰islhh克mvr新mfiaq闻f网d版权所有，请勿未授权转载！！！

when others =>NULL;

虎gl_k泰dd克tzqey新fcoc闻xw网llzwu版权所有，请勿未授权转载！！！

end case;

虎swpz泰j克evk新brf闻mnmle网qd版权所有，请勿未授权转载！！！

end process;

虎w泰yn克lowza新c闻q网oxpk版权所有，请勿未授权转载！！！

end architecture;

虎s泰p_j克bnblh新flpvv闻do网bqaz版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎s泰gnl克k新icsqj闻gtk网kv版权所有，请勿未授权转载！！！