虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎cjmqg泰m克umnbj新p_d闻qfcv网wp版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎kf泰n克b新hgdbr闻ghrj网_f版权所有，请勿未授权转载！！！

entity f_adder2 is

虎vq泰pnict克sq_q_新lc闻iyzwz网ol版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎z泰fntfr克titvn新sgj闻bh网f版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ql泰dwhgh克d新wa闻b网tmv版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎ukil泰jwif克zqskn新nuw闻_wtd网rjs版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎tyo泰jt克wd_u新xqc闻u_网_k版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎wwe泰zhex克knyco新cv闻ffl网iqohg版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎vsz泰uihce克ut新xds闻p网prt版权所有，请勿未授权转载！！！

case (s) is

虎gfd泰pmmv克zqq新u闻e网pn版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎bi泰scnfo克xza新d闻cnlj网sg版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎xqys泰qwdtd克i新_hc闻i网tj版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎q泰gv克hgvz新dm闻k网p版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎fde泰vmiw克_bkb新wxp闻dq_网w版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎izl泰xdncy克qahs新pps闻mkp网f版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎lc泰_克a新pb闻b网taz版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎smt_泰sqo克e新oql闻jx网otj版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎s泰s克tfb新nvv闻pvjtx网c版权所有，请勿未授权转载！！！

when others =>NULL;

虎u_wdr泰_ftvw克zihib新rpc闻sf网uijr版权所有，请勿未授权转载！！！

end case;

虎t泰_j克m新w闻xsg网xy版权所有，请勿未授权转载！！！

end process;

虎lqtwt泰vlv克c新b_闻vrj网en版权所有，请勿未授权转载！！！

end architecture;

虎ym泰b克x_jij新sc闻ct网bou版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎l__no泰txl克pyfg新a闻ql网mg版权所有，请勿未授权转载！！！