虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎ojkp泰xmrz克g新pltji闻rjy网reo版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎nr泰dzlk克x新sfi闻q网x版权所有，请勿未授权转载！！！

entity f_adder2 is

虎tts泰i克nyjf新rzj闻gnlr网qf版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎hp泰fntan克dxxf新twuwi闻o网kxrx版权所有，请勿未授权转载！！！

end entity f_adder2;

虎_ape泰wgnxo克ih新c_hor闻jhs网avl版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎ogm泰jovjq克rm新wueaa闻n网a版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎ylm泰j克zsykg新poygt闻g网z版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎b泰c克jkkhw新h闻mtfl网pwnj版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎n泰j克xe新pne闻v_l_网dan版权所有，请勿未授权转载！！！

case (s) is

虎c泰bupaa克fd新kn_yb闻majc网znif版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎p泰_克_ah新p闻gsf网i版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎ykw泰qtvqw克nsbmw新ccmj闻utc网gfop版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎aasud泰lsplg克fha新hmvh闻rm网gkl版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎nqc泰jy克bcyn新vslfr闻mae网pb版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎ej泰rsy克fhih新i闻tctuo网tfl版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎xmxxc泰beb克oao新cgrsb闻oaz网ettrs版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎hsb泰buo克scx_新ihr闻zossj网dyr版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎a泰qkk克e新_bxfo闻nvbh网_hpuf版权所有，请勿未授权转载！！！

when others =>NULL;

虎xnvpp泰pnhwe克q新e闻y_网ews版权所有，请勿未授权转载！！！

end case;

虎u_x泰tgwev克ucurc新u闻k网v版权所有，请勿未授权转载！！！

end process;

虎mcl泰hcmvw克nuyi新bxeb闻_h_f网fytko版权所有，请勿未授权转载！！！

end architecture;

虎qpm泰nufnx克zqbwf新uy闻fnha网qgf版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ivwm泰e_zun克i新df闻pfprl网ab版权所有，请勿未授权转载！！！