虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎kdu泰jf克dzcwo新ahiiy闻zcxr网l_版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎ftjjc泰ssd克uqw新klz_w闻rxcb网v版权所有，请勿未授权转载！！！

entity f_adder2 is

虎j泰fbwkg克zabw新adb闻_mqu网y版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎v_qmf泰ej克k新ovb闻wgujy网mq版权所有，请勿未授权转载！！！

end entity f_adder2;

虎hb泰rx克ffee新rj闻zwcrn网v版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎iax泰hvq克qu新teeq闻dn网kvxrs版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎uojs泰crm克kzllx新ucb闻igu网bqqqh版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎izenk泰z克ioj新__闻lo网iqv版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎japo泰fc克pf新o闻twry网qxdo版权所有，请勿未授权转载！！！

case (s) is

虎ubvd泰dfc克uzny_新egq闻dzmr网ssz版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎n泰byx克a新kf闻e_a网gxql版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎fv泰qbj克_fy新xh闻c网hzt版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎ztbsy泰ythq克upk新uxei闻rhq网sebsj版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎od泰kdmn克s新egosu闻s网sd_ii版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎m泰yz_jo克ip新z闻z网j版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ke泰tbfxu克go新ixv闻e网pdlw版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎bzfjs泰w克x新i闻nbkao网qpf版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎eye泰gpi克nv新b闻o网xeqh版权所有，请勿未授权转载！！！

when others =>NULL;

虎tpv泰vpfx克yc新yj闻pmfjk网_skeg版权所有，请勿未授权转载！！！

end case;

虎liz泰hx克bcwmc新k闻_yh网bqy版权所有，请勿未授权转载！！！

end process;

虎hjsg泰gft克ajzlt新sdka闻om_i网teojl版权所有，请勿未授权转载！！！

end architecture;

虎gnqs泰oixl克p_新fimxx闻bzohx网jd版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎uapqk泰nebu克pnwc新c闻dhxkd网rwn版权所有，请勿未授权转载！！！