虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎lfq泰s_q克eve新bjz闻as_网mknr版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎l泰np克wq新nafgx闻_k网ke版权所有，请勿未授权转载！！！

entity f_adder2 is

虎g泰kclz克zuvm新c闻kn网r版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎gt泰trwcx克r新cffbf闻_t网lnexz版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ogo泰pn克aggc新g_i_闻kgsr网ngur版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎xo泰g克ucu新a闻kqx网cndm版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎rs泰spt克drre新inpq闻r网ve版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎zdra泰fdchm克yj新vid闻dg网z版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎qgmm泰lfra克z新iat闻txp网z版权所有，请勿未授权转载！！！

case (s) is

虎wku泰n克xuegk新lqp闻xda网fbq版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎w泰p_克flf新uhe_u闻ijwzk网fyd版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎bks泰lnr克l新mqt闻vgna网gdzyk版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎zn泰r克lh新c闻jr网tup版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎p_d泰aie克yoyap新a闻ftv_网owxq版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎utan泰olnq克nd新buyr闻s网kuj版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎m泰wtzob克eqv新rdxl闻glkf网z版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎hedhr泰_zm克y新xhevk闻zv网nvr版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎f泰rmon克nch新i闻j网pcnjk版权所有，请勿未授权转载！！！

when others =>NULL;

虎eeu泰ivg克fcxs新rjnup闻sc网qut版权所有，请勿未授权转载！！！

end case;

虎_sb_泰ajmpz克oagt新ehn闻turw网d版权所有，请勿未授权转载！！！

end process;

虎azx泰kzquj克u新mngho闻ilnuv网kcj版权所有，请勿未授权转载！！！

end architecture;

虎u泰dg克bic新ewd闻sr_ur网r版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎szaj泰srmv克in新f闻ncu网untlz版权所有，请勿未授权转载！！！