虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎gjo泰djeqq克_ky新dat闻hdy网wlg版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎v泰pykt克fyt新jezf闻b网o版权所有，请勿未授权转载！！！

entity f_adder2 is

虎a泰oj克htgp新uvcn闻ym网fw版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎ks泰zaxv克bnm新wd闻x网ftsx_版权所有，请勿未授权转载！！！

end entity f_adder2;

虎iwp泰ksqvq克pcsj新ytua闻ycvdr网myaxx版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎igexs泰livi克kjeu新mbuar闻dtpg网tine版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎xuva_泰yyep克zpabc新vznl闻_rus网sfi版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ntwg泰cph克rupw新oo闻v网j版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎z_v泰sualh克ygw新z闻cq网ygtw版权所有，请勿未授权转载！！！

case (s) is

虎eo泰_克a新lbe闻pyo网xlqgp版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎zbvw泰hi克v新pxgte闻z网vps版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎yg_泰is克xahnw新t闻lkj网le版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎nf泰_克pdz新y闻itnc网fywn版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎v泰ce克zuwk新kjhk闻ox网o_h版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎gmwzm泰mhzzd克e新uz闻qtpv网hdx版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎jg泰r克kposy新sebmp闻wf网ug版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎ds泰i克qr新jar闻hox网ukydc版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎a泰v_ibw克sz新lstud闻v网ltnrm版权所有，请勿未授权转载！！！

when others =>NULL;

虎q泰tjoff克v新poxc闻ekw网csohi版权所有，请勿未授权转载！！！

end case;

虎tz泰e克kikpv新zy闻tumvd网zg版权所有，请勿未授权转载！！！

end process;

虎lsces泰bji克ihgs新uxb闻b网ahvo版权所有，请勿未授权转载！！！

end architecture;

虎kg泰xhbf克tn新bxyb闻p网vt版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎jkwo泰sme克qi新zuquj闻v网mx版权所有，请勿未授权转载！！！