虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎skgj泰pmam克cig新g闻goq网j版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎d泰jqfu克kqsl新je闻vrc网mk_r版权所有，请勿未授权转载！！！

entity f_adder2 is

虎fzv泰hz克oo新dbws闻sgq网aqxi版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎lhw泰gegkv克dcqt新lxpwt闻kqh网v版权所有，请勿未授权转载！！！

end entity f_adder2;

虎i泰sh克x新q闻uypmn网e版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎dcwyw泰xdsnx克xwzaq新yhfgw闻mp网e版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎yi泰wsdl克srh新lf闻xcxdn网xp版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎y泰oqlwl克rdxh新mfaph闻zbd网oc版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎qgr泰w_wlz克vj新hmmgc闻n网oqgpn版权所有，请勿未授权转载！！！

case (s) is

虎jv_n泰fg克pyt新rn闻crgw网vsdzz版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎aom泰mrb克izn新u闻o网ai版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎au泰ol克ef新_ovj闻ezytv网a版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎s泰yc克txiq_新a闻fyg网yzxgd版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎r泰m克xgdh新ikxs闻bg网di_f版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎s_p_泰e克nu_xs新klbzb闻n网kn版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎xj泰ix克cgzsx新b闻akd网oz版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎k泰s克udq新vjz_闻ibq网a版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎y泰siso克hukar新stv闻scu网bkt版权所有，请勿未授权转载！！！

when others =>NULL;

虎i泰_w克tqnnb新jwwt闻p_a网oeljj版权所有，请勿未授权转载！！！

end case;

虎_j泰mtd克xor新ga闻o网jcsxv版权所有，请勿未授权转载！！！

end process;

虎e泰g克dsbu新od闻tp网w版权所有，请勿未授权转载！！！

end architecture;

虎m泰pxor克y新ckujo闻apamw网w版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎yf泰xrke克r新xkdh闻yoie网i版权所有，请勿未授权转载！！！