虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎rsuqo泰eddwk克xchjm新rz闻d_网tx版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎h泰l_克hnjn新btc闻za_网fmhr版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ny泰ihrk克jliak新f闻jh网hoeg版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎tn泰ksfog克vlvx新xgffq闻y网a版权所有，请勿未授权转载！！！

end entity f_adder2;

虎obr泰en克q新jsi闻g网gj版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎xeri泰hup克orj新fulmn闻yvzql网rrfb版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎pew泰tt克rdhaj新_ye闻_juzh网wi版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎mhlzd泰iwww克h_hha新r_闻jh网qba版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎nq_gc泰mspcd克lr新mc闻vqao网uxgyl版权所有，请勿未授权转载！！！

case (s) is

虎yk泰qb克hpiw新edrx闻r网j版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎zfkr泰zvt克bt新aarvr闻ednd网wjm版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎nuc泰ykset克rcdre新vb闻vr网aslz版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎k泰uj克vaz新jq闻fdwc网wn版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎sz泰og克jeirj新_zcf闻mk网kexv版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎cjvbk泰eek克lch_v新uzk闻gbhwe网f版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎mk泰hzeeo克lqt_新zc闻pe_d网ub版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎ezin泰p克qop新ypea闻jtq网oivf版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎tdc泰sqx克uaqml新xghwp闻kjqk网x版权所有，请勿未授权转载！！！

when others =>NULL;

虎xu泰jipsg克dcj新snj闻toz网yxrj版权所有，请勿未授权转载！！！

end case;

虎zkcf泰p克w新qoyal闻fvv网vccl版权所有，请勿未授权转载！！！

end process;

虎magpn泰dq克j新w闻m网xhnrd版权所有，请勿未授权转载！！！

end architecture;

虎oxbg泰quh克kv新bck闻d网j版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎cc_t泰_克ubtz新hv闻d网xlnl版权所有，请勿未授权转载！！！