虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎ygg泰a克tbax新qsjg闻yn网e版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎g泰gtxgk克tqb新gub闻wjz网am版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ijust泰g克qvzlx新y闻pvth网kwgh版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎hjnwn泰pyaor克xtcch新q闻wc网rd版权所有，请勿未授权转载！！！

end entity f_adder2;

虎x泰xm克spq新awo闻tqcns网kkeku版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎e泰mdj克py新o闻crc网uxra版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎xh泰i克jkddx新zth闻gf网bxikk版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎v_bd泰hskk克zpcu新ra闻bc网yrhpj版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎czxe泰m克yrwi新ghgsc闻udle网dbh版权所有，请勿未授权转载！！！

case (s) is

虎y泰krtn克g_新pgviq闻qf网h版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎b泰pwg克x新bfkd闻by网yrl版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎hgzn泰pkf克q新lty闻mcc网z版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎d泰sql克a新eiz闻jxr网lyqq版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎qziys泰daoc克iii新q闻lrr网hfw版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎p泰i克gl新w闻ud网o_e版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎u_c泰f克ikm新al闻xbuad网aqtq版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎gropl泰uod克m_hx新pl_闻td网eiso版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎p_泰zc克ro新zn闻gnubr网ayd版权所有，请勿未授权转载！！！

when others =>NULL;

虎kpl泰ie克oujlk新l闻zg网odjz版权所有，请勿未授权转载！！！

end case;

虎zmiu泰_克tm新ddt闻eni网zx版权所有，请勿未授权转载！！！

end process;

虎brj泰gbur_克blpb新p闻issm网pztr版权所有，请勿未授权转载！！！

end architecture;

虎jt泰_克pn新bkvyn闻ialb_网r版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎jjpx泰ix克k新oiwd闻cjkog网bsm版权所有，请勿未授权转载！！！