虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎eght泰yd克cnj新x闻myhm网xqf版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎_oeg泰qutkg克p新e闻nm网fia版权所有，请勿未授权转载！！！

entity f_adder2 is

虎vjdh泰p克btw新b闻qjfr网fp版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎hslj泰xk克qt新u闻pmay网pphvx版权所有，请勿未授权转载！！！

end entity f_adder2;

虎w泰vhewp克_s新rdpr闻sssu网_nq_版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎l泰s克x新gnbbz闻qkkdr网ie版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎agesw泰pf克g新udpi_闻ry_网vzgnc版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎r_l泰ahvs克b新pw闻vw网afzdz版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎toh泰nvu克ihci新b_qn闻tb网cfgnz版权所有，请勿未授权转载！！！

case (s) is

虎zun泰cdq克e_gsh新biyp闻nurwo网h版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎i_泰q克ebyw新m闻uhjpt网bwber版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎h泰yedh克t新sriqs闻uh网v版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎plmoo泰m克vk新kqpjf闻tu网f版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎ia泰b克s新zie闻h网nke版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎njuq泰su克zd新yp闻nzz网kmvh版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎oqpg泰bg克ua新a闻cnqu网kct版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎bfwfu泰xhmw克zkk新zn闻ss_网ccv版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎yp泰hde克e新udz闻mc网hz版权所有，请勿未授权转载！！！

when others =>NULL;

虎ouy_p泰o克g新rfpvs闻jnb网qr版权所有，请勿未授权转载！！！

end case;

虎cro泰fykm克ekn新ie闻i网c版权所有，请勿未授权转载！！！

end process;

虎dydeb泰pz克u新akyeq闻_mrl网xmkvu版权所有，请勿未授权转载！！！

end architecture;

虎anjwr泰sf克xcnj新evcvy闻ffq_l网szudx版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎lr泰qj克pgba新k闻hfugc网yzup版权所有，请勿未授权转载！！！