虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎w_kd泰ovbj克tair新ota闻ry网bt版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎enm泰lcos克qdpyk新nw闻johq网m版权所有，请勿未授权转载！！！

entity f_adder2 is

虎i泰nqt_克wphim新phij闻pkswc网aj_k版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎zuuuf泰maoue克v_新gboqk闻wm网e_q版权所有，请勿未授权转载！！！

end entity f_adder2;

虎jt泰kdlcb克ynixo新mjger闻y网kza版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎ypvm泰r克reh新d闻ktsyn网t_pc版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎v泰uvq克brfn新hysj闻wqf网uzvpm版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎of泰duv克x_d新oyk闻hhv网gqi版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎c泰a克j新mkaf闻yglka网cg版权所有，请勿未授权转载！！！

case (s) is

虎ijt泰nw克sixb新a闻zdv_r网uhcfc版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎y泰syk克ewyx新zw_o闻y网hnd版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎qm泰sieg克hff新scg闻twvtd网f版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎uizdf泰x克drlk新jr闻iaq网d_cne版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎exv泰cmzc克momd新xsd_u闻p网cv版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎tii泰tob克r新esoi闻cun网njuxl版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎_泰y克z新dwofo闻_网sne版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎z泰zwjw克ilq新kuz闻alyl_网kewx版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎gsbnp泰ywo克ur新ivrwj闻n网egzn版权所有，请勿未授权转载！！！

when others =>NULL;

虎hcoz泰epxi克twq_新agx闻jn网u版权所有，请勿未授权转载！！！

end case;

虎kwoj泰g克ay_i新vt_hh闻bh网i版权所有，请勿未授权转载！！！

end process;

虎i泰ekib克__x新j_vhq闻zoj网pxzvu版权所有，请勿未授权转载！！！

end architecture;

虎s泰a_克ny新uwzbl闻msigm网fc版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎amu泰ua克yivfa新_obb闻re网nhfxz版权所有，请勿未授权转载！！！