虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎goain泰obwhf克wsa新sxj闻fd网dgrl版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎ybom泰xq克_hsnn新f_e_闻_zbhj网nfxzt版权所有，请勿未授权转载！！！

entity f_adder2 is

虎yb泰n_e克wao新d_r闻nf网l_da版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎ljv泰zq克t新ym闻z_f网zwf版权所有，请勿未授权转载！！！

end entity f_adder2;

虎mbg泰vef克w新b_f闻ngklt网l版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎r泰hqfbs克j新usfgs闻be网t版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎p泰grmju克k新ka闻sf网nfl版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ccck_泰tz克ws新ns闻xzf网hjebn版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎ggjl泰u克g新uz闻vtn网tj版权所有，请勿未授权转载！！！

case (s) is

虎shaah泰ytt_克uv新q闻awdza网av版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎uo泰oz克rpa新xxyx闻eldx网v版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎ewzbs泰kj克wa新myt_闻qnt网gdy版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎rtj泰giyl克odbij新pi闻i网udclv版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎deg泰mqu克gyjkh新dww_闻jfn网cf版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎eapel泰rs克u新prcw闻wsuh网wcv版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎qgbw泰cgwj克qijw新x闻kouv网nqwf_版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎c泰luz克pg新p_ar闻qbj网nhz版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎e泰cbfy克gwf_d新dxjz闻nq网sj版权所有，请勿未授权转载！！！

when others =>NULL;

虎jr泰xvt克amsjf新exv_j闻iuuez网ja版权所有，请勿未授权转载！！！

end case;

虎tov_泰e_yj克lsa新o闻f网uic版权所有，请勿未授权转载！！！

end process;

虎t泰gbwgn克jluy新y闻erxjh网ma版权所有，请勿未授权转载！！！

end architecture;

虎lefu泰v克bqg新cn闻g网fa版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎xh泰c克nks新r闻dt网wk版权所有，请勿未授权转载！！！