虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎p泰chi克g新sjnu闻b网zi版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎upzr_泰uwy克w新_gtq_闻yc网df_版权所有，请勿未授权转载！！！

entity f_adder2 is

虎m泰bx克rb_og新int闻rel网vgxk版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎lizay泰c克sg新dd闻xskts网vpf版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ul泰gapu克mgjd新vb闻bj网fbl版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎zn泰tkng克qmk新qlri闻rzeff网eh版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎ygv泰svqrb克dzs新nip闻k网wa版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎kxw泰dqp克cjofq新t闻o_网xllld版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎j泰uubut克j新rirm闻bogv网ui版权所有，请勿未授权转载！！！

case (s) is

虎ag泰mdw克og新lbo闻yvll网ori版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎lkqm泰p克sxz新mui闻ckb网hrxr版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎e_z泰gd克hn新_aw闻in_网fgbf版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎caq泰np克pgtgn新rip闻mgvyr网phpzm版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎jn泰ep克gb新tig闻oaya网yuia版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎tqew泰h克iwnfk新ialj闻rfceq网ocsh版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎um泰htlgq克qtsc新mkvwh闻jfuk网wbxq版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎z泰ycpvv克zg新vofu闻somke网kktv版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎gso泰kn克e_ca新r闻k网b版权所有，请勿未授权转载！！！

when others =>NULL;

虎e泰_克opbt新kuxb闻t网g版权所有，请勿未授权转载！！！

end case;

虎gpz泰zcdjf克wivt新pzus闻k_bpy网c版权所有，请勿未授权转载！！！

end process;

虎_wxq泰qhv克j新n闻rw_h网b版权所有，请勿未授权转载！！！

end architecture;

虎yofn泰kmoc克y新jwf闻cptmi网d版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎om泰g克bng新g闻frco网olevh版权所有，请勿未授权转载！！！