虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎_ncdk泰g克iclv新bdq闻rvvo网xlhu版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎gsyf泰hywu克p新nt闻fnzj网u_bt版权所有，请勿未授权转载！！！

entity f_adder2 is

虎kgk泰psf克tyo新al闻tfl网kt版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎gpuwf泰t克afg新fu闻hwvw网u版权所有，请勿未授权转载！！！

end entity f_adder2;

虎xqygm泰b克uwk新ur闻rw网gj版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎lcxak泰syjgm克qz新sgwnu闻zb网bty版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎rcgc泰tp克a新rrg闻ht网j版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎zlml泰d克_新f闻lzz网_cs版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎pdsyg泰gfmcu克uhxu新jbv闻g网xc版权所有，请勿未授权转载！！！

case (s) is

虎mn泰m克k新i闻f网hpbsg版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎tgb泰mkjr克jlofv新yeh闻c网hjb版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎dax泰hsss克nl_w_新br闻mmppj网w_ix版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎s泰dyo克ya新fkfhq闻dhx网i版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎nb泰hc克_g新kj闻t网bm版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎chr泰xktm克sntwb新xbl_o闻_网n_y_版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎g_vj泰cesbq克oja新o闻api网b版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎m泰onr克yair新j闻ohtz网txwom版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎cowo泰b_克ffsct新g闻n网_bqwh版权所有，请勿未授权转载！！！

when others =>NULL;

虎vbz泰qfwix克w新ruze闻s网vuwfl版权所有，请勿未授权转载！！！

end case;

虎mj泰dpvmt克f新era_q闻tez网isg版权所有，请勿未授权转载！！！

end process;

虎hrw泰z克evya新vc闻y网ham版权所有，请勿未授权转载！！！

end architecture;

虎tgt泰at克uqfr新g闻jt网j版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ukudt泰fdmm克lzfa新g闻zobwl网vkn版权所有，请勿未授权转载！！！