虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎ed泰ya_n克r_新b闻u_lxw网awl版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎phaj泰va克t新x_yw闻fnn网rshj版权所有，请勿未授权转载！！！

entity f_adder2 is

虎xa泰bdm克epdl新pfe闻p网jy版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎mmy泰mnca克xcpqx新hyfc闻z网qnsqy版权所有，请勿未授权转载！！！

end entity f_adder2;

虎_xfh泰ld克u新iap闻t网ziduc版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎_a泰ldakm克jzi新eafig闻chm网br版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎tzn泰d_s克bni新merle闻f网wzc版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎d泰_克tym新sly闻rfhj网ustj版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎ew泰_e克dpj新gtms闻ouym网_版权所有，请勿未授权转载！！！

case (s) is

虎gxbgl泰jtx克obiv_新b闻jk网apgcj版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎qmes泰nmcq克d新x闻jpj网odep版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎ih泰t克mb新vc闻k网haagg版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎l泰x_克x新tizk闻kvw网mm版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎ja泰rj_k克c新vgf闻dhka网q版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎ziw泰jl_克qfzh新fgco闻am网pcunz版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎fqgzp泰l克qvj新bjg闻i网itf版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎_slf泰g克etsn新bfxnc闻z网uq版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎klo泰p克i新tr闻r网wyvp版权所有，请勿未授权转载！！！

when others =>NULL;

虎pfu泰a克zwsg新llqx闻vnp网pdkv版权所有，请勿未授权转载！！！

end case;

虎iwukf泰ngijz克ygqvf新irqvj闻e网all版权所有，请勿未授权转载！！！

end process;

虎cywqe泰tdjot克kecu新venmq闻pm_ux网ssu版权所有，请勿未授权转载！！！

end architecture;

虎xzm泰rpojt克fjc新jypc闻ik网p_版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎mlna泰nn克ks新uzum闻ok网j版权所有，请勿未授权转载！！！