虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎tz泰fui克bi新er闻rq网bu版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎c_tv泰x克c新uux闻i网rynlj版权所有，请勿未授权转载！！！

entity f_adder2 is

虎af泰wpia克q新sw_c闻kgmpt网cmlvq版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎o泰r克zqlz新oe闻c网sgo版权所有，请勿未授权转载！！！

end entity f_adder2;

虎uei泰_q克pr_c新zfju闻ncqsj网lzf版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎tfhm泰l克itz新i闻uzye网o版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎v泰ogopq克aps新bl闻e_b网wqazz版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎os泰zczta克j新xwp闻kf网uhk版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎hiqcq泰i克mm新tfzkr闻_f网bdj版权所有，请勿未授权转载！！！

case (s) is

虎lwsia泰_ghpa克hm_c新cw闻_网v版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎nimf泰fatw克mw新isty闻sk网q版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎y泰jdad克i新h闻ybqv网ewze版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎ifnin泰ekuc克svr新u闻u网r版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎uz泰_opc克_dm新po闻g网madd版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎w_suk泰kq克j新cagup闻li网xrfcm版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎pxou泰wofou克juin_新uvuv闻pj网tiy版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎xzpdx泰hocf克w新kxi闻ucvk网kym版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎vl泰ovx克i新atqpo闻bj_xb网d_版权所有，请勿未授权转载！！！

when others =>NULL;

虎zj泰bfl克nfz新ud闻rb网wszv版权所有，请勿未授权转载！！！

end case;

虎harz_泰agsmn克ravos新mwkd闻djxo网jj版权所有，请勿未授权转载！！！

end process;

虎j泰aolws克tgcnc新yc闻a网il版权所有，请勿未授权转载！！！

end architecture;

虎rbhxb泰ka克b新b_闻or网j版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎jtfw泰ll克sc新p闻gx网p版权所有，请勿未授权转载！！！