虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎_泰vry克s新qtj闻adlgl网ilccq版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎qwx泰zwh克zj新xgb闻cf网s版权所有，请勿未授权转载！！！

entity f_adder2 is

虎wmd泰o克fo新igo闻nhw网wuaqr版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎scgw泰cw克i新uo闻l网d版权所有，请勿未授权转载！！！

end entity f_adder2;

虎rny_泰scwgg克ib新a闻zuvvw网pve版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎pv_泰mzp克e新agsml闻uvox网m版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎hu泰jfpna克epi新zdx闻ew网kwb版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ismst泰xsfxu克dzc新nfjtr闻kdcvr网f版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎zt泰s克iuz新idjf闻jtrk网l_zs版权所有，请勿未授权转载！！！

case (s) is

虎g_泰qds克qfhk新pw闻hdeo网muz版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎_l泰d克wdvqr新ast闻r网rstmh版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎yae泰vd克ux_x新maeg闻a网kgu版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎ujfd泰zeb克pw新jxds闻qv网kgkq版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎u泰s克iq新_tx闻lon网l版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎uhbig泰jb克cdtd新q闻gtt网ltb版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎jf泰aola克djg新a闻ycwdf网a版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎ygo泰j克qjtuu新qaznc闻kg网p版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎s泰wxfl克lrg新ck闻prr网n版权所有，请勿未授权转载！！！

when others =>NULL;

虎kcuk泰n_ftv克qri新qhwq闻w网_版权所有，请勿未授权转载！！！

end case;

虎oeeyy泰ycx克xl新fgez闻d网ht版权所有，请勿未授权转载！！！

end process;

虎ch泰jg克qav新yade闻uys网nj_ih版权所有，请勿未授权转载！！！

end architecture;

虎gbitm泰fy克gpb新_idg闻k网i版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ape泰rkpoy克joqy新wx_vb闻m网_p版权所有，请勿未授权转载！！！