虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎tict泰xgt克ry新oidl闻t_网cz_版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎pj泰wxj克oxpts新gv闻gi网_rz版权所有，请勿未授权转载！！！

entity f_adder2 is

虎e泰pu克lxun新unj闻pwhid网ygixz版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎mc_je泰_克bxlqt新z_x_闻bvml网ewapp版权所有，请勿未授权转载！！！

end entity f_adder2;

虎krzfd泰_克tm新twg闻bqac网rvs版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎xkmu泰zw克jqfa新g闻bjoh网rm版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎el泰trmhb克karsq新vpb闻tbjb网i版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎kwoi泰za克fpz新oenc闻arx网qioe版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎bme泰do克se新_k闻g网fqi版权所有，请勿未授权转载！！！

case (s) is

虎tczy泰orj克o新h闻d网bzw版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎nyn泰hamn克_izgf新xvjf闻tnjz网ijhk版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎py泰zvxm克x新pcaq闻fxegz网zvy版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎hp泰eyfk克gi新ypgv闻zu网at_版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎try泰o克wbss新enzyr闻najhd网eu版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎jk泰kc克es新b_cg闻jeshz网dho版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎alkz泰d克vp新zdkd闻qgk网c版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎jkzs泰zzyr克wp新xwd闻gmwpb网abb版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎f泰myw克mjpb新lahgg闻vchrx网zdey版权所有，请勿未授权转载！！！

when others =>NULL;

虎e泰v克si_b新mg闻c网tsxx版权所有，请勿未授权转载！！！

end case;

虎njuj泰yq克lbg_新pubg闻kkuo网aar版权所有，请勿未授权转载！！！

end process;

虎u_qcc泰ovub克wq新srfm闻chm网yd版权所有，请勿未授权转载！！！

end architecture;

虎y泰ss克u新emth闻a网n_版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎jcrhc泰soi克srrh新ndzx闻gk网azivg版权所有，请勿未授权转载！！！