虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎ab泰g克vbgyh新ruj闻gepi网biz_版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎fbzl泰bavoe克livdi新w闻o网oxl版权所有，请勿未授权转载！！！

entity f_adder2 is

虎k泰g克yzqql新dhp闻w网l版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎dzp泰wfjc克o新oh闻l网_版权所有，请勿未授权转载！！！

end entity f_adder2;

虎zaus泰mf克dr新ut闻iz网oje版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎fd泰_a克nsopp新jqum闻xu网quvpt版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎cs泰scr克rxu新ox闻pvlvw网gtme版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎u_泰art克fz新jvv闻ttg网kisui版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎amey泰wgbgc克sbhpg新eltu闻ofo网ktwc版权所有，请勿未授权转载！！！

case (s) is

虎mx_cs泰hjz克dz新_闻mj网q版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎_hip泰rmbo克mwb新tre闻pypp网tah版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎cnopp泰vff克fqt新pad闻hgumr网ulhuc版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎tqej泰m克ioza新jg闻xelqz网phtw版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎u泰tm_克pwa新knxy闻_dmr网x版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎gjte泰amlur克ur新uo闻nizz网ngoqb版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎yllt泰_d克tm新_x闻yjc网jn版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎s泰rsn克ph新vzx闻onp网ebjfg版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎k泰n克u新uxf闻mrva网x版权所有，请勿未授权转载！！！

when others =>NULL;

虎yrlob泰u克ylngv新zpm闻qx_os网h版权所有，请勿未授权转载！！！

end case;

虎_y泰m克gcyer新orkrb闻a_owh网_h版权所有，请勿未授权转载！！！

end process;

虎vex泰dipv克_mhf新w闻vivdp网pnzup版权所有，请勿未授权转载！！！

end architecture;

虎bxi泰ous克jpr新kp_d_闻dgths网xoaep版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎zno泰r克k新eieye闻tpj网yjzc版权所有，请勿未授权转载！！！