虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎uj_gx泰nghjl克ck新p闻be网ber版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎fc泰f克rtaw新ccz闻ddp网kckaw版权所有，请勿未授权转载！！！

entity f_adder2 is

虎kmu泰yrexr克tk新d闻y网otir版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎kah泰n克be新d闻_ht网elyla版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ghuvy泰_ce克cudgv新mmsz闻zf网vszwc版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎jgy泰puwf克tm新mfnvk闻he网qd版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎ag泰aps克den新hbv闻uaj网cnyos版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎_v泰jpu_e克w新zq闻s网d版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎rymev泰_u克g新xik闻v网qkn版权所有，请勿未授权转载！！！

case (s) is

虎dpwgo泰vxyoe克heej新iihk闻gml网cnqon版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎f泰tjtuu克exci新bbbsl闻i_s网sinvf版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎wxxo泰ihlwu克q新i闻fupca网jjnf版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎p泰k_克_o新fy闻orqe网dykn版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎dchr泰n克menwf新xda闻cvey网lmbv版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎mr泰ny克bnxn新ixns闻w网ow版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎s泰yqdqx克tbb新ois闻di网ofgxm版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎_tru_泰s克cdxxf新c闻tx网nowjj版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎m泰riu克_fmk新rby闻jj网fldio版权所有，请勿未授权转载！！！

when others =>NULL;

虎s泰b克f新m闻rhrzq网ayaw版权所有，请勿未授权转载！！！

end case;

虎z_qw泰hoqjw克elea新rgoxe闻qnf网xk版权所有，请勿未授权转载！！！

end process;

虎kf泰capa克whf新v_z闻qx网h版权所有，请勿未授权转载！！！

end architecture;

虎i泰as克t新dci_闻on网slbl版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎jzib泰u克p_tpf新aivci闻srlpz网n版权所有，请勿未授权转载！！！