虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎h泰qwf_克ygn新cqhrr闻wmnn网bs版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎e泰tl_克bmp新sw闻rthe网epp版权所有，请勿未授权转载！！！

entity f_adder2 is

虎av泰jswts克rk新xbnb闻mtj网b版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎r泰dad_e克ubsfz新nbdlu闻jnmtf网jq版权所有，请勿未授权转载！！！

end entity f_adder2;

虎cm泰cc克wny新m闻ppw网bpwz版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎tdmdw泰ng克xaq新y闻adb网lmet版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎h泰um克_j新bs闻dgnv网sft版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎kvug泰gr克lt新nw闻bccxt网cfwtl版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎w泰zwc克l新c闻vkimm网yngz版权所有，请勿未授权转载！！！

case (s) is

虎ausm泰pbwbn克j新_hvg闻yd网b版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎w泰jvwd克ni新xpvc闻r网iuy版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎bma泰t克amjr新_rchx闻ayfq网_版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎orn泰xf克i新ln闻xvyv网rtz_版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎_x泰_y克_新crc闻xem网ad版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎tn泰xf克py新tmnjr闻e网frp版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎gs泰wk克a新tns闻fck网rg版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎v泰rxj克tyn新_qz闻bsx网hikxg版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎zmbpz泰abgi克i新f闻usr网asr版权所有，请勿未授权转载！！！

when others =>NULL;

虎k_pf泰e克ysvnq新mvre_闻eop网n_dz版权所有，请勿未授权转载！！！

end case;

虎ucnl泰c克g新drhj闻hroe网utx版权所有，请勿未授权转载！！！

end process;

虎o泰k克bzw新gm闻nj网n版权所有，请勿未授权转载！！！

end architecture;

虎bc泰txfwn克f新pdi闻ru网_版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎rtpx泰_克xjvg新iqwy闻lad网bsw版权所有，请勿未授权转载！！！