虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎r泰e克x新cpvcz闻k网x版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎qtg泰zjqj克xji新sr闻po网cubiu版权所有，请勿未授权转载！！！

entity f_adder2 is

虎s泰iw克bsn新vrddl闻fm网bcbw版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎k泰wth克czz新g_a闻er网da版权所有，请勿未授权转载！！！

end entity f_adder2;

虎_m泰sr克d新debmm闻jrb网yrpqz版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎sxtrb泰ci克r_n新zhm闻cufd网ki版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎bvw泰hvp克hu新c闻vlbc网zuem版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎dz泰ci克gwe新o闻c网pcdtl版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎z泰uhwa克bqpa新m闻elm网bcis版权所有，请勿未授权转载！！！

case (s) is

虎jcr泰j克ywi新ur_闻kjvn网y版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎eedxi泰v克au新qtms闻szf网mfqx版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎zlny泰nyqpn克tzhi新zupgj闻qoip网u_dt版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎lf泰_w克bm新xq闻cpo网s版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎c泰bseu克y新lti闻m_dj网or版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎zcs泰ji克uudzi新ixi闻hevhf网vjq版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎oqqwg泰awcw克bctdq新dt闻lxxv网zzwf版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎ove泰yz克ubo新ueaij闻dz网s版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎_i泰xzjb克reb新whex闻picy网lvwil版权所有，请勿未授权转载！！！

when others =>NULL;

虎ud泰fies克w新mpm闻iqm网vfm版权所有，请勿未授权转载！！！

end case;

虎xsrg泰iv克r新y_kkd闻swevc网ays版权所有，请勿未授权转载！！！

end process;

虎j_z_x泰l克chph新hg闻v网qai版权所有，请勿未授权转载！！！

end architecture;

虎qnpnt泰so克b新xqb闻m网ccvgx版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎i泰bh克v_bxc新nom闻inui网dappg版权所有，请勿未授权转载！！！