虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎tv泰pzucg克x新vrwjt闻gkz网dku版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎yryw泰zpl克rymh新j闻w网x版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ham泰khb克z新qbhrc闻ytq网omeo版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎kii泰_x克w新t闻ft网ckwju版权所有，请勿未授权转载！！！

end entity f_adder2;

虎hky泰jfuar克nc新i闻d网yi版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎c泰ezh_克spty新p闻mwsr网nr版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎lm泰j_h克kvxqf新et闻jwqg网x版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎uk泰khusl克tz新y闻r网qlou版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎yixa泰m_克z新xyf闻nl网uvob版权所有，请勿未授权转载！！！

case (s) is

虎gf泰sna克xrn新spxtp闻z网xxge版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎zkcx泰ysv克zipq新k_q闻sr网os版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎lyhbe泰u_w克_x新jquok闻skmmn网el_h_版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎w泰utsax克jr新c闻elb网cn版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎wi泰hbq克znz新z_c闻qkg网i版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎qonyk泰c克c_bkf新h闻iew网h版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎axfq泰eg克b新kxtwl闻w网akfu版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎_ge泰ai克np新xkv闻ery网f版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎n泰n克uyn新srf闻vor网yw版权所有，请勿未授权转载！！！

when others =>NULL;

虎tkjr泰w克oxl新yt闻z网xpov版权所有，请勿未授权转载！！！

end case;

虎gp泰jopx克vnfh新fz_i闻rufhd网yret版权所有，请勿未授权转载！！！

end process;

虎iicmv泰fzl克w新umkz闻nt网kew版权所有，请勿未授权转载！！！

end architecture;

虎pv泰f克dujh新ypst闻vd网ft版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎h泰lfe克emv新qhvzq闻qjp网nmx版权所有，请勿未授权转载！！！