虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎hfn泰wtul克sdhx新ktt闻cbb网rhyxb版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎e泰levcf克kyfh新j闻mqb网brsj版权所有，请勿未授权转载！！！

entity f_adder2 is

虎rc泰k克qy新vnkw闻npt网ubaq版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎hyouy泰q克a新txb闻iey网v版权所有，请勿未授权转载！！！

end entity f_adder2;

虎xtkp泰t克f新mppq闻g网xszq版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎qn泰vcjjw克ikef新o闻n网aj版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎xrl泰bnb克msq新somx闻m网ey_vu版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎nrm泰ds克citn新q闻i网kh版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎r泰b克_新adqve闻_u网xf版权所有，请勿未授权转载！！！

case (s) is

虎auj泰i克nc新vc闻eih网utvhb版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎gbyux泰z克lytl新rdmtd闻p网xoicm版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎zn泰dcb克j新in闻l网wy版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎fk泰pbzx克s新cusx_闻mfrcn网kqpg版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎efhxe泰e克sd_n新kfqr闻ym网ow版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎lkx泰zepc_克jyv新_hos闻ibc网t版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎suwdi泰xusw克djfp_新xnt_h闻e_bcn网ng版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎bd泰zy克zfbe新bf_闻bp网gjsph版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎rvc泰tefwk克v新m_闻oa网oveh_版权所有，请勿未授权转载！！！

when others =>NULL;

虎wqiy泰jifwa克m新z闻xxf网fzbdg版权所有，请勿未授权转载！！！

end case;

虎_wszq泰i克ux新j__y闻_网w版权所有，请勿未授权转载！！！

end process;

虎hkrpt泰ntii克cs新b闻n网mdcnt版权所有，请勿未授权转载！！！

end architecture;

虎saowb泰vcmz克lbbhj新hl闻ipzed网h版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ak泰ybk克twd_新nljjo闻jjfs网qmeam版权所有，请勿未授权转载！！！