虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎g泰azyt_克lle新zjb闻qtl网kok版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎i泰h克re新w闻lsw网jq版权所有，请勿未授权转载！！！

entity f_adder2 is

虎udo泰jxjvz克kfoss新nvhme闻r网y版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎vtg泰yaj克zsap新zcef闻v网xlkpk版权所有，请勿未授权转载！！！

end entity f_adder2;

虎b泰yo克uycd新nhfl闻zb_nz网eiqk版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎q_axx泰w克f新t闻iol网x版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎owfv泰fghvz克blhl新fjf_闻bc网ldx版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎jh泰aixy克wq新uyxw闻ay网cq版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎vbn泰rl克ysooh新fy闻vne网hip版权所有，请勿未授权转载！！！

case (s) is

虎qggc泰s克qy_mc新lbziw闻o网ejdjv版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎xen泰aj克y新vvb闻pk网ckb版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎pnb泰gu克zffys新zi闻edsab网nhtw版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎oklmn泰va克klcns新vphm闻mm网gh版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎k泰zup克npwy新m闻e_x网oqgy版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎abttp泰xkgpc克d新zybq闻vab网msgcv版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎tuy泰iojgw克c新lomg闻__网o版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎oe泰skw克mb新a闻uj_kk网tz版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎zk泰fz克_gsr新hxk闻t网up版权所有，请勿未授权转载！！！

when others =>NULL;

虎z_ciw泰efuua克oofb新bxbv_闻rl网jvoyu版权所有，请勿未授权转载！！！

end case;

虎vpj泰yezmg克lp新uhgur闻dt网b版权所有，请勿未授权转载！！！

end process;

虎rbi_泰erchh克hdss_新wysvr闻tz网iti版权所有，请勿未授权转载！！！

end architecture;

虎x泰msgt克m新ddkxh闻iqwi网zdu版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎tcka泰eduji克e新anyb闻zzoo网qrt版权所有，请勿未授权转载！！！