虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎o泰gcxrm克eqcd新tn闻uw网da版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎koqw泰_克jhq新zwhlz闻bd网_og版权所有，请勿未授权转载！！！

entity f_adder2 is

虎uklsu泰d克aw新vpknm闻slps网rmue版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎_zqit泰to_克v新a_闻xhhdb网o版权所有，请勿未授权转载！！！

end entity f_adder2;

虎sxaq_泰exjka克h新tkz闻cxpjv网sdt版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎e泰uqr克x新al闻oz_网jd版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎irky泰ctjth克zldxw新p闻sy网v版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎rjhsk泰pl克uo新ovfm闻pemn网az版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎bs泰l_克hd新rztqe闻ollr网kjxs版权所有，请勿未授权转载！！！

case (s) is

虎scx泰e克soyyc新vyq闻h网jxn版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎hn泰bsfcy克ntfh新pyh闻ffa网jvcn版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎_vvej泰xm克ujsnk新iucxo闻n网zzl版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎akbgq泰jn克rql_e新o闻vh网s版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎d泰f克i新h闻h网_xlor版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎natj泰cgp克z新olgg闻buo网ka版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ad泰un克iyuv新_z闻hin网g版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎uw泰fjm克rxxu新pe闻_yrzt网tx版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎h泰w克n_新hjlz闻e网ft版权所有，请勿未授权转载！！！

when others =>NULL;

虎kwe泰jjmlh克cqr新v闻ol网eb版权所有，请勿未授权转载！！！

end case;

虎a泰jups_克xvmy_新ow闻zqbl网jmkb版权所有，请勿未授权转载！！！

end process;

虎zqd泰f克d新zbz_t闻rvpph网p版权所有，请勿未授权转载！！！

end architecture;

虎yco泰gj克zwjvq新mv闻ypg网q版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎_qv泰kfzve克cpthv新mxwr闻qyf网k版权所有，请勿未授权转载！！！