虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎uf泰cpbu克zw_新fwj闻_e网unnn版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎knn_o泰ihjae克kjb新hf闻x网gk版权所有，请勿未授权转载！！！

entity f_adder2 is

虎t泰eyvhl克b新kdexl闻sehl网ar版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎i泰g克enxup新ivm闻ukmep网bkavl版权所有，请勿未授权转载！！！

end entity f_adder2;

虎moa泰d克j新jju_闻wek网bkl版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎ho泰gs克hx新nqq_q闻fol网v版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎m泰ukx克bl新pybw闻oogl网vqh版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎lftb泰exnnf克gx新af闻z_dn网th版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎rn泰ktl克ywov新jj闻lb网zkejo版权所有，请勿未授权转载！！！

case (s) is

虎vom泰nu克zs新tg_hs闻ht网k_版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎voa泰fgqgh克xraij新xwj闻qhivl网oyh版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎iqew泰pd克hw新mi闻lerh网bgoa版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎aulf泰g克hy新v闻bwjom网tiyu版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎em泰m克zq新c闻npc网bdfwo版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎tln泰h克oxmr新zt闻sti网qmvvg版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎esc泰zhmvh克k新iimlw闻ck网dk版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎whvyg泰nafr克d新herlh闻etzl网gta版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎xlnl泰q克fb新s闻sepa网n版权所有，请勿未授权转载！！！

when others =>NULL;

虎au泰ylppw克n新vmc闻sd网wgfsi版权所有，请勿未授权转载！！！

end case;

虎kizz泰qgswt克bvj新xor闻x网j版权所有，请勿未授权转载！！！

end process;

虎ub泰rtq克woynx新l_闻cz网kw版权所有，请勿未授权转载！！！

end architecture;

虎drscd泰pzjf克n新wxq闻wui网vf版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎agoas泰lat克cg新kya闻ojqu网rskkp版权所有，请勿未授权转载！！！