虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎bq泰kmwg克r新izfvn闻jxq网lvkor版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎e泰_mg克dty新itvzq闻_do网vky版权所有，请勿未授权转载！！！

entity f_adder2 is

虎q泰qun克rvdy新ik闻fcrnb网jzei版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎b_泰uvx克b新jj闻pzs_c网xh版权所有，请勿未授权转载！！！

end entity f_adder2;

虎j泰pw克aeqz新c_s闻fsbl网b版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎uxv泰n克uaf新_xr闻krht网gvj版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎bop泰zwdhx克fui新kunal闻vtkvz网_hu版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎gdpnp泰xlsq克t新u闻xsbde网mvdgr版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎hyl泰gwk克glu新jnz闻sz网l_y版权所有，请勿未授权转载！！！

case (s) is

虎ia泰ii克yrk新dzrg闻wcf网sr版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎nnm泰_克__新ri闻yq网otbx版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎agr泰lfk克uj新jogl_闻hbyba网u版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎edpvo泰crxg克ae新sh闻e网j版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎cslh泰pwrpq克h新esm闻bzhxq网ouvq版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎yiha泰dqs克z新wfiuz闻y网dm版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ursgf泰_mi克ij新_zs闻gruj网zxalp版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎nhg泰imjun克vqjhc新lzjt闻kwbc网v版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎li泰ven克ykje新n闻tkw网bmycw版权所有，请勿未授权转载！！！

when others =>NULL;

虎bggk泰n克jh新_kt闻a网ja版权所有，请勿未授权转载！！！

end case;

虎ja泰s_j_克z新hh闻bjh网bc版权所有，请勿未授权转载！！！

end process;

虎ql泰ajs克btx新_闻m网apzc版权所有，请勿未授权转载！！！

end architecture;

虎ei泰omo克zvmhr新km闻jhnqn网iz_版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎zjsj泰_qzw克dgykc新zjju闻udvf网wjdyv版权所有，请勿未授权转载！！！