虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎f泰yvze克fdald新cr闻hhi_网_ud版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎idzso泰k克a新xiw闻usck网v版权所有，请勿未授权转载！！！

entity f_adder2 is

虎qxpbk泰g克t新sg闻p网zvyab版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎a泰e克l新p闻tef网pppyj版权所有，请勿未授权转载！！！

end entity f_adder2;

虎amg泰iiy克fy新p闻kkt网rsnvn版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎s泰lta克aa新glb闻arrqs网wna版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎v泰wgjt克xby新oshm闻fnghp网g版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎o泰smsam克qinl新shoh闻z网jsp版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎cw泰etjvb克cthmt新n_jf闻xfl网n版权所有，请勿未授权转载！！！

case (s) is

虎pgab泰zlhws克eftgh新_olx闻k网s版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎zobjp泰ipcc克nocl新h_闻c网acgl版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎wk泰x克x新ln闻c网c版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎wcvhv泰ljwq克m新_w闻z网yzy_b版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎k_z泰bo克xccif新dm闻rzpl网_eey版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎rwl泰b克i新vfwn闻jibge网ztz版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎sad_w泰h_克wd新l闻zhasf网i版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎otz泰_opa克adck新pob闻lgg网p_y版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎mbfpe泰n克ohmux新pjrp闻omqn网ypi_y版权所有，请勿未授权转载！！！

when others =>NULL;

虎lwzkb泰eshgo克onl新krg闻swpc网xmo版权所有，请勿未授权转载！！！

end case;

虎oyftt泰qvdmd克okpkv新pv闻hx网ksq版权所有，请勿未授权转载！！！

end process;

虎uwlwm泰tx克oxoj新ji闻ypb网otdbj版权所有，请勿未授权转载！！！

end architecture;

虎sit泰xpf克u新tlfuy闻_yse网chkb版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎u泰lmtht克eyko新qo闻ilmk网kjqm版权所有，请勿未授权转载！！！