虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎ltvg泰gw克vuv新yujcw闻gglnu网pvlyl版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎dw泰icaa克ewhif新gnvnj闻ovbba网gb版权所有，请勿未授权转载！！！

entity f_adder2 is

虎bxk泰lzjs克_新tzie闻cofn网b版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎pllg泰ynmd克nf新x闻xtxa网p版权所有，请勿未授权转载！！！

end entity f_adder2;

虎x泰zndb克rcy新zhgsp闻vwavo网_jw版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎aemf泰xzf克uai新vco闻kqtlv网t版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎gzt泰d克e新adtjn闻vl网xsg版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎erhs泰cfbna克xn新vci闻gqo网nz版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎jb泰q克pzik新scer闻tk网rps版权所有，请勿未授权转载！！！

case (s) is

虎xhb泰wgu克j新h闻q网smwlt版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎x泰x克hj新imtbi闻eqgyz网en_dj版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎jprd泰y_jro克vevh新_hh闻pf网ow_p版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎o泰ma克ljly新skhbh闻qbzr网qmid版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎bwwp泰oukf克o新lsin_闻ffu网n版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎pqv泰d克jns新pl闻kvc_网zthj版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎a泰m克xnian新bw闻g网do版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎jbgnx泰tomy_克smkjp新a闻if网rzfy版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎bwdfx泰kax克vp新shszw闻icr网te版权所有，请勿未授权转载！！！

when others =>NULL;

虎v泰qtsv克cgqyx新ery闻fu网rytr版权所有，请勿未授权转载！！！

end case;

虎qjgt泰svy克h新_q闻iqnsj网ez版权所有，请勿未授权转载！！！

end process;

虎pp泰uspyg克x新edr闻dlrr网e版权所有，请勿未授权转载！！！

end architecture;

虎tspg泰dioq克qfmmt新wtjc闻ynhb网mshfa版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎yn泰cmd克gkws新ngdc闻sfp_d网fo版权所有，请勿未授权转载！！！