虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎ilza泰g克xunf新fwc闻wevhi网c_jg版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎rlwuy泰ta克z新mn闻nuv网zptk_版权所有，请勿未授权转载！！！

entity f_adder2 is

虎vgg泰hcq克rt新sdqf闻kony网dj版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎m泰yldyg克yf新evxqt闻ordi网t版权所有，请勿未授权转载！！！

end entity f_adder2;

虎cn泰png克us新yq_n闻e网j_ryd版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎t泰lxkeo克exx新uha闻ia网qs_em版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎q泰a克lmnj新gbtc闻keo网qyppc版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎tbwgv泰cqb克eb新s闻pcf网tog版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎qa泰v克idd新q闻ibi网tczxl版权所有，请勿未授权转载！！！

case (s) is

虎qky泰ajc克p新c闻vc网g版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎amc泰km克ga_k新f闻yruiw网kbmm版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎tfen泰lig克cperd新mmnpa闻hbac_网j版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎g泰ve克cbc新egwlw闻fz网f版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎lixfk泰kyq克wm新xzd闻e网i版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎_bf泰aws克km新_cc闻foo网d版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎b泰qxj克ivvk新w闻nvtdx网ei版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎jily泰dl克mria新gqnlh闻v网vy版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎ls泰_kw克kn新nzz_闻ucq网f版权所有，请勿未授权转载！！！

when others =>NULL;

虎mgcqe泰xhp_克cdmja新d闻a网bvkr版权所有，请勿未授权转载！！！

end case;

虎dp_l泰he_克xcvi新tohu闻vagmj网__版权所有，请勿未授权转载！！！

end process;

虎mo泰b克a_nwn新_glj闻k网px版权所有，请勿未授权转载！！！

end architecture;

虎l泰j克anf新bigir闻uwp网ccsav版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎gov_m泰vs克snsz新ea闻g网myazb版权所有，请勿未授权转载！！！