虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎aw泰i克mwtp新mem闻e网m版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎g泰bpth克znqrm新u闻n网tj版权所有，请勿未授权转载！！！

entity f_adder2 is

虎t泰t克bhymz新zot闻e网orjs版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎jyslw泰qoamn克rnkrc新jjyzl闻mex网ebju版权所有，请勿未授权转载！！！

end entity f_adder2;

虎wn泰bcnb克zg新xe闻ukn网xy版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎_jfy泰b克jcjae新dbivp闻dwvx网ssyp版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎qla泰u克opi新e闻aexxp网il版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ffd泰uvq克oy新fxuv闻b网p版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎w泰grv克il_新czpk闻y网rb版权所有，请勿未授权转载！！！

case (s) is

虎ojkqx泰xjcx克ziyw新nhv闻bn网h版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎t泰p克yosim新o闻kmzi网m版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎tgiaj泰moiq克jljom新k闻or网fv版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎lzv泰_克g新du闻t网ffm版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎l泰c_jbd克aq新tyld闻ic网_vjfq版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎mhf泰tkk克er新vmdle闻zrlyc网tyj版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ovxe泰_kcv克b新fhb闻a网wkac版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎ziuk泰ycpb克ah新r闻ehkyb网p版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎mmn泰fsaht克usr新y闻qtkn网dhv版权所有，请勿未授权转载！！！

when others =>NULL;

虎fpbu泰vdme克qneme新ldi闻whn网gnxp版权所有，请勿未授权转载！！！

end case;

虎jqkvq泰oapt克gpr新ht闻l网e版权所有，请勿未授权转载！！！

end process;

虎tae泰yvwsw克xzgt_新pqmlg闻u网nuutv版权所有，请勿未授权转载！！！

end architecture;

虎pnfrh泰ueert克szg新qckb闻i网px版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎fp泰y克y新ed闻aqwy网kb版权所有，请勿未授权转载！！！