虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎ho泰r克rrps新b闻e网ug_f版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎_ebge泰bj_l克sdu新ncl闻kq网ysnb版权所有，请勿未授权转载！！！

entity f_adder2 is

虎i泰_bc克c新fd闻o网_版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎ghupl泰b克ds_新j闻sxnkt网szgw版权所有，请勿未授权转载！！！

end entity f_adder2;

虎wadyh泰btlm克bv_新beu闻a网sraap版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎_i泰jtq克fg新enkkn闻vvc网ji版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎s泰efltn克h新s_cg闻dfrea网mncch版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎x泰aujly克u_mzw新yx闻mvw_i网uu版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎p_泰_克ot新opd闻ic_n网obed版权所有，请勿未授权转载！！！

case (s) is

虎td_n泰d克czln新zsn闻q网zxmft版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎nj泰o克a新c闻itql网r_版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎tbwp泰lcjby克hhc新jvs闻r网agdek版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎qxirv泰xigr克to新v闻ty网g版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎vp泰kqr克wukw新ic闻pmf网aew版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎_泰im_l克tv新xq_a闻d网xnrtd版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎vrd泰vydbf克und新jzcz闻t网fdyd版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎zg泰q克kac新bbr闻r网y版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎p__泰bkcpy克lwz_新pdt闻y网lzehk版权所有，请勿未授权转载！！！

when others =>NULL;

虎u泰unug克rtdr新l闻hjcpz网rjtu版权所有，请勿未授权转载！！！

end case;

虎muawt泰pn克y_kyh新wvy闻dtahd网ke版权所有，请勿未授权转载！！！

end process;

虎m泰ozaf克_gnc新ox闻i网sdcbb版权所有，请勿未授权转载！！！

end architecture;

虎_qtr泰vhmb克wid新htakx闻kxr网lso版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎xw泰ruzkw克ce新u闻gwkkt网iasx版权所有，请勿未授权转载！！！