虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎pfxlh泰vai克mabsr新fva闻o网i版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎dxuk泰qo克gaf新nb闻nflw网_wyi版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ggn泰r克ep新yip闻feo网qmr版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎deo泰kt克x_hvy新uxqb闻_网vs版权所有，请勿未授权转载！！！

end entity f_adder2;

虎odsai泰lrph克ryqd新qli闻q网y版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎m泰a克a新alzl闻_lp网zoh版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎t泰ir_s克imhb新bjtv闻yjs网ck版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎eokeb泰nw克_新sx闻ogrr网svq版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎pv_泰aq克r新t_fce闻bemej网c版权所有，请勿未授权转载！！！

case (s) is

虎m泰vnm克e新fbs闻jamek网su版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎fe泰z克anla新zthb闻eky网npm版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎at泰uip克paa新ua闻pfoz网_x_ho版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎qqw泰ui克a新sllp闻qy网lnfks版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎y泰koy克kuqs新zggw闻k网lsrc版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎_zm泰d克uqbs新mfwqa闻gchip网a版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎fwuv_泰bqrex克_bo新h闻ho网obkc版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎vti_u泰gyg_克_fjma新v闻kns网bqs版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎tfw泰xhnv克nv新jvcc闻imk网g版权所有，请勿未授权转载！！！

when others =>NULL;

虎yu泰k克oz新ufzvi闻_lok网ahkr版权所有，请勿未授权转载！！！

end case;

虎_y泰tc克uwxk新w闻t网_l版权所有，请勿未授权转载！！！

end process;

虎lwowd泰clur克ysark新gci闻orkg网wznb版权所有，请勿未授权转载！！！

end architecture;

虎f泰bazr克xmnuy新olqu闻i网zc版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ym泰z克r新zuv闻nc网hvsn版权所有，请勿未授权转载！！！