虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎spz泰tcgw克k新_egxy闻z_a网wn版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎f泰e克wgri新hmhm闻ekfce网nxnt版权所有，请勿未授权转载！！！

entity f_adder2 is

虎oblr泰gtpdx克sh新zubln闻fhoq网aztl版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎e泰jmg克n新xl闻p网fsj版权所有，请勿未授权转载！！！

end entity f_adder2;

虎j泰qymb克fbmf新gikm闻a网pmypq版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎vahcx泰rwttg克x新zq闻v网hmw版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎xdg泰j克pjmz_新vdg闻bkchc网mg版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎z泰hgu克qcx新mu闻cll网zlwy版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎g泰xhg克l新jqxd闻ism网pisv版权所有，请勿未授权转载！！！

case (s) is

虎diiij泰n克mlhv新_lecm闻r_网fv版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎bvsnh泰jaw克vd新hch闻zz网f版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎rvqfx泰afngk克hq新ouai闻n网zfxt版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎bbk泰kn克khv_新nvs闻i网v版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎b泰qhqt克y新l_t闻n_hnu网edy版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎bbd泰qqpkh克uog新i闻twqw_网h_版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎eqh泰zgaf_克pdhij新pycxg闻iut网kr版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎_om泰qdmex克_新mvjy_闻mvyp网u版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎v泰tx_f克nrnlm新yf闻bt网k版权所有，请勿未授权转载！！！

when others =>NULL;

虎qajf泰w克ohs新v_qeq闻pel网xagmn版权所有，请勿未授权转载！！！

end case;

虎ps泰llsl克ikwhb新r闻o网nm_q版权所有，请勿未授权转载！！！

end process;

虎gulmw泰mqd克_新dtue闻ckw网zfcc版权所有，请勿未授权转载！！！

end architecture;

虎ohbb泰yp克th新hvei闻nuvmt网omjw版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎stu泰q_ep克gsh新_pexq闻v网otk版权所有，请勿未授权转载！！！