虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎ngg泰d_vhr克__nrl新clde闻b网kawv版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎nn泰uflx克ire新dln闻btg网gv版权所有，请勿未授权转载！！！

entity f_adder2 is

虎z泰ayxzh克gvb新rxsp闻zbpov网cct版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎wqmdz泰cnnbi克q新ym闻cwb网jiwi版权所有，请勿未授权转载！！！

end entity f_adder2;

虎wav泰e克ut新b_o闻ltpu网unc版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎sbi泰vjewv克a新c闻i网k版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎ql泰t_mky克i新m闻ujvs网dag版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎a泰bao克h新kf_vq闻ap网kl版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎jklld泰a_h克v_t新xk闻tszmt网vcyc版权所有，请勿未授权转载！！！

case (s) is

虎f泰sdg_d克ei新tfj闻iucq_网wtc版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎np泰qbmy克sr新thgns闻myhc网erf版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎os_z泰kfr克puuj新z_phf闻i网_bn_p版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎tj_i泰uuoa克h新b闻an_网ypjip版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎ua泰s克e新tofw闻cvwvs网bsjf版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎zhls泰cj克zkg_新sab闻ok网ih版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎gnbmz泰c_x克blq新ujq闻dtz网glmg版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎qjl泰zwfp克_yt新u_hu闻zqkit网ejrd版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎o泰m_克i新a闻qst网a版权所有，请勿未授权转载！！！

when others =>NULL;

虎i泰ka克ckf新_ez闻rhqcl网wd版权所有，请勿未授权转载！！！

end case;

虎_k泰hnfyu克hh新y闻b网qanjx版权所有，请勿未授权转载！！！

end process;

虎iuqit泰iiwzc克b新xdn闻q网hzn版权所有，请勿未授权转载！！！

end architecture;

虎w泰qik克y_jtr新imf闻qtoi网mws版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ixoaq泰sbegc克xpetb新pp闻l网qh版权所有，请勿未授权转载！！！