虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎lifx泰isjhu克k新yz闻eqvcl网h版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎enewk泰dct克rxc_新y_as闻hm网qd版权所有，请勿未授权转载！！！

entity f_adder2 is

虎rk泰acpr克suih新nujtb闻qwc网pj版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎h泰q_w克l新pxq_闻izwgl网w版权所有，请勿未授权转载！！！

end entity f_adder2;

虎otaa泰vw克r新fu闻bpb网vanjj版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎sg泰kxgy克az新ktm闻c网t版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎bvb泰iufy克qu新jbsa闻edqp网l版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎znah泰jaj克nj新z_ciu闻w网jbw版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎ze泰m克t新x闻vv网zve版权所有，请勿未授权转载！！！

case (s) is

虎mda泰qv克f新nurjr闻layf网nwn版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎cnpaa泰j克nwgqr新p闻lcd_c网bp版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎m泰hfrs克ain新pdu闻vwhjl网gkcq版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎cw泰vz_克ye新fncqh闻b网amp版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎ckh泰haba克tm新h闻dpemn网mruwu版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎zv泰rpap克tj新rix闻n网mptrh版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ro泰ztv克hq新qhoyt闻j网vocy版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎yl泰d克q新t闻ewm网eey版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎aebu泰knxpi克kant新balxm闻pdjy网udrs版权所有，请勿未授权转载！！！

when others =>NULL;

虎yzzbf泰ddmn克equ新txqvh闻jq网md版权所有，请勿未授权转载！！！

end case;

虎oau泰g克ols新o_i闻aoqie网ih版权所有，请勿未授权转载！！！

end process;

虎s泰inys克rpw新lr闻qkwzm网ha_ty版权所有，请勿未授权转载！！！

end architecture;

虎lon泰k克hm新cjd闻tc网d版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎csuu泰xqhxr克kd新pu闻yqwer网m版权所有，请勿未授权转载！！！