虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎dyqur泰wclwg克fwr新kax_h闻sahoa网mbf版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎u泰zkqkh克cb新wq闻gppv网efsdp版权所有，请勿未授权转载！！！

entity f_adder2 is

虎qqwv泰xb克uz新_efw闻srm网v版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎mjid泰dlmk克c新lzz闻q网g版权所有，请勿未授权转载！！！

end entity f_adder2;

虎znc泰b_cd克j_t新vjleh闻fot网vehph版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎y泰n克o新pqov闻i网ul版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎yni泰fp克wdq新rhg闻jh网an版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ztc泰vzw克q新ev_e闻antk网k版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎uaa泰wxa克ds新bxkcy闻rc网kr版权所有，请勿未授权转载！！！

case (s) is

虎ip泰ub克z新f_nub闻ad网phwov版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎mowm泰qduav克oy新hterf闻mlmpa网rnu版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎geap泰aqx克o新gix闻o网my版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎_泰ks克p新qaid闻sgy网_zzq版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎ypoba泰el克pok新rt闻gw网fedxe版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎hy泰cxirf克jepdl新l闻_c网kuf版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎_ra_a泰kfdgh克_新oyv闻_t网zbh版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎i泰zms克weq新snno闻jn_by网zk版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎koqn泰kjeb克zss新la闻dia网ratjb版权所有，请勿未授权转载！！！

when others =>NULL;

虎pmse泰fq克rfs新cyeh闻q网nhmw版权所有，请勿未授权转载！！！

end case;

虎dul泰ey_q克rqvz新uz闻eyqff网hlrxt版权所有，请勿未授权转载！！！

end process;

虎sldb泰ro克p新be闻wx网im版权所有，请勿未授权转载！！！

end architecture;

虎hxmlu泰ja克hgt_z新br闻m网pqzaq版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎rqzfe泰xolix克o新y闻muqp网oc版权所有，请勿未授权转载！！！