VHDL报错std_logic type does not match integer literal
随风飘扬 学习 2015年12月01日7:07 6810
VHDL报错std_logic type does not match integer literal
library ieee;
虎asl_泰dcodr克qf新f闻jsxk网gws版权所有,请勿未授权转载!!!
use ieee.std_logic_1164.all;
虎hgaa泰rqplf克kp新f闻agbv网yfky版权所有,请勿未授权转载!!!
entity f_adder2 is
虎d泰j_tpu克uukfm新mawjg闻wlu网bei版权所有,请勿未授权转载!!!
port(a,b,c : in std_logic; so,co : out std_logic);
虎ply泰df克ux新izs闻ofs网jt版权所有,请勿未授权转载!!!
end entity f_adder2;
虎fn泰v克jy新cz闻nj网xyy版权所有,请勿未授权转载!!!
architecture bhv of f_adder2 is
虎audir泰prxc_克t新vrol闻ylgm网zqpl版权所有,请勿未授权转载!!!
signal s : std_logic_vector(2 downto 0);
虎vnvav泰ias克rm新uf闻up网umi版权所有,请勿未授权转载!!!
begin s<=c&b&a;
虎pe泰ddo_克mn新_yczj闻msxu网p版权所有,请勿未授权转载!!!
process(c,b,a) begin
虎_qv泰ncizy克mb新qihic闻mtl网_版权所有,请勿未授权转载!!!
case (s) is
虎bmye泰cgus克lasy新h闻c网vxtf版权所有,请勿未授权转载!!!
when "000" => so<=0;co<=0;
虎id泰ykkk克bppnk新gv闻aab_网p版权所有,请勿未授权转载!!!
when "001" => so<=1;co<=0;
虎j泰fj克wqn新wfrr闻r网ch版权所有,请勿未授权转载!!!
when "010" => so<=1;co<=0;
虎xrzb泰dl克k新scayx闻loaj网nisr版权所有,请勿未授权转载!!!
when "011" => so<=0;co<=1;
虎qwfng泰gva克lb新jfiy闻pf_网sgxy版权所有,请勿未授权转载!!!
when "100" => so<=1;co<=0;
虎m泰ru克ykc新vjidq闻g网h版权所有,请勿未授权转载!!!
when "101" => so<=0;co<=1;
虎ar泰dyb克az新n闻o网dtn版权所有,请勿未授权转载!!!
when "110" => so<=0;co<=1;
虎lef泰hypzb克d_u新w闻yuley网_版权所有,请勿未授权转载!!!
when "111" => so<=1;co<=1;
虎ox泰vyam克hw_新ipwlw闻b_vy网pcifd版权所有,请勿未授权转载!!!
when others =>NULL;
虎w泰uv克spzb新_ndq闻ujkof网g_msh版权所有,请勿未授权转载!!!
end case;
虎wwlf泰up克tbmz新sj闻x网y版权所有,请勿未授权转载!!!
end process;
虎hynr泰kpxpl克go_q新hlohs闻o_eqc网foani版权所有,请勿未授权转载!!!
end architecture;
虎r泰cqhhf克n新ct闻sfd网s_g版权所有,请勿未授权转载!!!
定义的s是std_logic类型,但你赋值的时候由于没加单引号,被认为是integer类型了,所以应加单引号
虎w泰kqf克kgv新crjlb闻cui网atki版权所有,请勿未授权转载!!!
聲明:凡本網轉載的文/圖等稿件,均出於傳遞更多資訊及方便探討之目的,並不意味著本站及主辦、承辦單位贊同其觀點或證實其內容的真實性,文章內容僅供參考,如果侵犯了原作者的權利請與網站管理員聯系。
評論清單
-
暫無數據