虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎_tfis泰jh克ltt新rdgl闻tc网syx版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎hylc泰ga克m新jcjh闻lajju网f_版权所有，请勿未授权转载！！！

entity f_adder2 is

虎jnrho泰tgc克bqg新hl闻fxhma网ivhj版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎ftfh泰b克w新zoe闻mq网jp版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ciyhm泰cxkoe克eugv新itkc闻y网rt_版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎gff泰qleqg克m新_o闻v网zv版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎wtcv泰lexqc克f新sbl_闻yqa网dr版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎y泰t克d新fhdch闻nrqd网ilbv版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎s泰ij克rr新b闻me网iv版权所有，请勿未授权转载！！！

case (s) is

虎euw_m泰d克qv_新a闻bb网d版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎p泰gqc克gbxvx新gaagw闻_sb网xfiia版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎g泰dcax_克sc新m_闻nw网xtp版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎orw泰brdw克legj新zxkou闻ybj网rbu版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎p泰jts克ld新me闻savtn网slmat版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎rpz泰gzd克sduio新iqqlk闻r网lio版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ows泰dwk克anrhm新d闻nnjzn网ycrxe版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎vjj泰hdixl克jumx新c闻euaeq网rib版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎vvpv泰qt克md新sv闻c网z版权所有，请勿未授权转载！！！

when others =>NULL;

虎wkkyt泰w克qekde新exbx闻hff网yd版权所有，请勿未授权转载！！！

end case;

虎fccsy泰f_xok克gavl新gjdh闻nna网v版权所有，请勿未授权转载！！！

end process;

虎xgwa_泰de克b新laby闻j网zyqc版权所有，请勿未授权转载！！！

end architecture;

虎zyjms泰zr克qeej新_vq_闻epb网ghdy版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎fr泰kkp克phnue新mjyk闻r网nvy_版权所有，请勿未授权转载！！！