虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎mppwj泰pa克p新gllr闻qyeh网gg版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎csp泰sc克_qyf新xqvcg闻dkq网g版权所有，请勿未授权转载！！！

entity f_adder2 is

虎k泰fdx克eshm新r闻_网stat版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎s泰phsok克bo新l闻mmqk网w版权所有，请勿未授权转载！！！

end entity f_adder2;

虎jo泰owdb克m新mb闻eze网ma版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎r泰hztqy克my_yo新vq闻mors网bvnom版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎kma_泰zg克uiz新ojhgf闻yo网omfu版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎k泰b_o克rnkry新_i闻jag网pq版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎iz_泰tttww克rxbeh新lagr闻mrxcp网y版权所有，请勿未授权转载！！！

case (s) is

虎fvyk泰u克s新psm闻fbxja网coir_版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎yi_p_泰xlby克i新m__闻lsa网oku版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎je泰akk克bifz新rgw闻xodhz网_xd版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎bxzap泰elxo克qmlt新jo闻bq网_版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎r泰rj克capex新m闻n网qwbt版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎biudu泰m克mgud_新tlded闻q网tztbi版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ki泰co克yhwl新q闻sp网ozh版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎xodqv泰gut克wsna新e闻srh网bhyd版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎uepvj泰w克g新zu闻q_lor网dvr版权所有，请勿未授权转载！！！

when others =>NULL;

虎rq泰jxlgy克ck新n闻xd网rxue版权所有，请勿未授权转载！！！

end case;

虎fxb泰j克ypgff新mxl闻semgm网vv版权所有，请勿未授权转载！！！

end process;

虎afvsh泰nfqw克hgy新xa闻h网q版权所有，请勿未授权转载！！！

end architecture;

虎st泰g克h新j闻td网kb版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎qrjzp泰we_n克tdh新bsj闻v_bb网kca版权所有，请勿未授权转载！！！