虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎hlufh泰heojo克gvt新k闻juml网k版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎kzy泰obwzd克cp新ijcz闻ibf网bg版权所有，请勿未授权转载！！！

entity f_adder2 is

虎vyw泰g_ejo克ey新__mpf闻gwy网zhjhk版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎ikyf泰ruxv克_r新dgbj闻abk网ylj版权所有，请勿未授权转载！！！

end entity f_adder2;

虎j_n泰fy克wnqb新mksp闻yhn网n_ur版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎ghvc_泰efm克gyji新wwkq闻fqli网tufjd版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎ah泰iackd克w新w闻cgj网cu版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎focn泰oje克es新txuj闻er_l网tlzpe版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎erm泰ym克ate新air闻n网tb版权所有，请勿未授权转载！！！

case (s) is

虎hnyyr泰l__克obkw新uu闻qcr网xcrk版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎fx_泰_u克rkpn新yg_xc闻cehxj网sfsoh版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎sxcl泰lqh克glumt新feg闻kqa网bulcg版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎vzdax泰ilyb克arwm新_imm闻izxr网t版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎rz泰mrvvk克tm新jr闻o_bk网evgsw版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎qaf泰qa克o新s闻p网l版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎qh泰bf克bj新fw闻ssn网pzmw版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎eiq泰owwh克zksi新j闻gh网fzg版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎c泰drbqp克ts新wtqy闻gymvi网fe版权所有，请勿未授权转载！！！

when others =>NULL;

虎o泰xvvrn克wb新ec闻vai网m版权所有，请勿未授权转载！！！

end case;

虎sghnw泰vog克pgl新jadex闻qv网wpgcu版权所有，请勿未授权转载！！！

end process;

虎rj泰ikp克mtlvb新w闻ehoy网megls版权所有，请勿未授权转载！！！

end architecture;

虎gwt泰ya克egat新ygaz闻w网lix版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎n泰nlo克vt新cu闻xlr网zvs版权所有，请勿未授权转载！！！