VHDL报错std_logic type does not match integer literal
随风飘扬 学习 2015年12月01日7:07 6796
VHDL报错std_logic type does not match integer literal
library ieee;
虎nx泰jud克c新vycr闻el网ykad版权所有,请勿未授权转载!!!
use ieee.std_logic_1164.all;
虎n泰s克jwg新v闻jny网zzf版权所有,请勿未授权转载!!!
entity f_adder2 is
虎zgeax泰k克ene__新ppz闻rglxx网vi版权所有,请勿未授权转载!!!
port(a,b,c : in std_logic; so,co : out std_logic);
虎i泰gba克a新mhzlc闻nkyiw网_pevw版权所有,请勿未授权转载!!!
end entity f_adder2;
虎qyv泰wp克ga新r闻ra网baspt版权所有,请勿未授权转载!!!
architecture bhv of f_adder2 is
虎i_泰j克xv新hnp闻g网dza版权所有,请勿未授权转载!!!
signal s : std_logic_vector(2 downto 0);
虎nnxes泰xdnau克w_新d_闻rsa网t版权所有,请勿未授权转载!!!
begin s<=c&b&a;
虎m泰dvc克ce新rwtz闻ry网p版权所有,请勿未授权转载!!!
process(c,b,a) begin
虎pj泰st克ljmd新errzg闻ebffe网zm版权所有,请勿未授权转载!!!
case (s) is
虎y泰e克ge新qpsk闻uzh网ytfox版权所有,请勿未授权转载!!!
when "000" => so<=0;co<=0;
虎dpgn泰b克jot新o闻cow网bp_mo版权所有,请勿未授权转载!!!
when "001" => so<=1;co<=0;
虎etq_c泰mwcmq克sm_qe新lmfni闻p网jyu版权所有,请勿未授权转载!!!
when "010" => so<=1;co<=0;
虎box泰miqfg克mqerq新me闻komvn网h版权所有,请勿未授权转载!!!
when "011" => so<=0;co<=1;
虎odj泰lmej克hm新hscy闻n网bbn版权所有,请勿未授权转载!!!
when "100" => so<=1;co<=0;
虎hcny泰e克iglg新t闻rjke网kr版权所有,请勿未授权转载!!!
when "101" => so<=0;co<=1;
虎yi泰fkvw克cmx新ax闻clzqa网i版权所有,请勿未授权转载!!!
when "110" => so<=0;co<=1;
虎abudi泰mqeoc克w新hbyod闻pz网idfpv版权所有,请勿未授权转载!!!
虎b泰c克xpbu新w闻_mi网rxi版权所有,请勿未授权转载!!!
when others =>NULL;
虎zt泰bkj克xandq新w_d闻ky网h版权所有,请勿未授权转载!!!
end case;
虎kag_o泰jckg_克xyomu新ig闻jvi网dgbd版权所有,请勿未授权转载!!!
end process;
虎_ylw泰vyh_z克a新q闻z网pq版权所有,请勿未授权转载!!!
end architecture;
虎tdlm_泰ycf克kwjhh新lt闻nb网rd版权所有,请勿未授权转载!!!
定义的s是std_logic类型,但你赋值的时候由于没加单引号,被认为是integer类型了,所以应加单引号
虎ttz泰qnfpw克gqw新f_kz_闻xhgu网gtn版权所有,请勿未授权转载!!!
声明:本ウェブサイトで転載された文章/図などの原稿は、より多くの情報を伝達し、検討する目的で、当駅と主催、運営者がその観点に賛同したり、内容の真実性を確認したりすることを意味していません。文章の内容はあくまで参考にしてください。もし原作者の権利を侵害したら、ウェブサイトの管理者に連絡してください。
コメントリスト
-
データがありません