虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎g泰a克qpa新rjq闻svp网f版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎mg_an泰w_克afvmi新klh闻iy网gud版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ubo泰dokhu克ri新jrr闻tt网q版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎kr泰d_pnq克y新lha_v闻l网bpgw版权所有，请勿未授权转载！！！

end entity f_adder2;

虎r泰htk克ywzci新hjvc闻hud网gycpy版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎pm泰f克nd新go闻v网vnpur版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎x泰ifwny克nktl新sm闻s网x版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎amnsr泰ifvqm克t新tkogb闻_网ca版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎cx泰qg克qt_da新oqumm闻qe网f版权所有，请勿未授权转载！！！

case (s) is

虎mki泰djpe克ogxv新wqxz_闻o_vea网dbt_q版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎kz泰utxcl克o新hmkpv闻b网wkd版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎gog泰sbjl克p新_闻gozr网ulumx版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎l泰o克nncg新wlpl闻mikvs网wpyxd版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎rvj泰yrqv克_hjc新_ycf闻ludm网gdsa版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎rracj泰pbrav克mymcr新meyb_闻ahm网xs版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎u泰ypdc克h新yl闻bneti网k版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎whpu泰c克r新fvi闻rqt网ya版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎dw泰twp_克xjk新de闻z_i网q版权所有，请勿未授权转载！！！

when others =>NULL;

虎tg泰b克ffhvt新ajmc闻o网zkvrj版权所有，请勿未授权转载！！！

end case;

虎j泰fmexq克ilpya新_vmg闻dqe网n版权所有，请勿未授权转载！！！

end process;

虎frnhe泰gbdw克lzayq新eh闻x网hl版权所有，请勿未授权转载！！！

end architecture;

虎r泰m_cq克bez新im_l闻vzu网eqe版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎eevbx泰d克uwk新_hg闻ty网guut版权所有，请勿未授权转载！！！