虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎xtg泰tc克poj新pxczf闻pneqs网zokw版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎y泰k克irwdl新tuusv闻k网tryd版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ow泰ib克y新g闻m网g版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎y泰f克r新whai闻pq网jrykl版权所有，请勿未授权转载！！！

end entity f_adder2;

虎dx泰c克_新xap闻qewn网mjb版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎rfs泰sr克xfw新kfq闻r网miit版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎byu泰bq克u新kv_o闻xxjv网vw版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎meenn泰heo克pwm新l闻kjvss网gp版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎ho泰gkmg克_lz新ygw闻b网b版权所有，请勿未授权转载！！！

case (s) is

虎eqp泰zb克he新nla闻hi网_qvm版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎f泰woke克myq新t闻fdapd网xn版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎l泰gsle克frl新qw_o闻jms网bqucf版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎qzbb泰oa_l克jwma新oe闻ynf网y版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎yu泰qogn克i新hn闻qs网fp版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎o__泰h克q新cjd闻l网iu版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎icb泰j克_新z闻dnfb网yxdj版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎y泰o克x新js闻osbq网o版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎xnb泰mmzk克iw新pqolb闻dolj网lbmst版权所有，请勿未授权转载！！！

when others =>NULL;

虎esqi泰or克uzrqp新i闻p_w网ky版权所有，请勿未授权转载！！！

end case;

虎iz_g泰twvdl克x新e闻_e网gos版权所有，请勿未授权转载！！！

end process;

虎ngxaa泰pu克bpk新mi闻a网x版权所有，请勿未授权转载！！！

end architecture;

虎lj泰hk克hbpi新s闻lti网_ca版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎wlvb_泰axpm克uo新bs闻_e网xggrz版权所有，请勿未授权转载！！！