虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎_m泰j克cszyf新ksa闻nwyu_网m版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎_dwat泰rglyz克tfznh新ebir闻abrs网t版权所有，请勿未授权转载！！！

entity f_adder2 is

虎hlofw泰vru克wkiku新is闻d网ryv版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎bqxew泰zx克b新u闻xqqu_网ag版权所有，请勿未授权转载！！！

end entity f_adder2;

虎idjp泰bmd克h新qmsq闻d网spw版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎vgy泰zcwr克ysugq新qmop闻jr网o版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎ynw泰tcsbj克nwlib新cod闻qa网udfi版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎hk泰tb克t新qk闻lb网zwg版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎es泰i克m_新spypk闻urhb网yfqd版权所有，请勿未授权转载！！！

case (s) is

虎gd泰yfci克oy_lo新ff闻f_jp网mtsb版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎d泰ffls克f新ud闻j网qo版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎o泰yp克zdj新ln闻sw网ig版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎ee_k泰q_克mmn新ood闻buiv网uatkg版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎pi_kr泰fmim克mw新v闻w_j_网gdjic版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎a泰gwytz克yzf新jctt闻knjzv网npc版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎a泰rx克j新g_th闻x网w版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎yuhw泰h克zvn_新urhe闻yyw网_zhd版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎_泰ymub克zzh新i闻ox网z版权所有，请勿未授权转载！！！

when others =>NULL;

虎gb泰pfukx克vi新_b闻f网_jqqu版权所有，请勿未授权转载！！！

end case;

虎x泰jstnt克rwh新z闻fayti网v版权所有，请勿未授权转载！！！

end process;

虎cgd泰ezbtu克yz新fxgo闻hroo网optst版权所有，请勿未授权转载！！！

end architecture;

虎jpix泰flsxp克ril新dw闻uzfhz网yb版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎gk泰lr克kwvj新t闻ow网hv_j版权所有，请勿未授权转载！！！