虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎s泰iz克huazl新yat__闻d_网n版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎vnuy泰c_克ophjs新bgigi闻eqn网rkuoq版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ax泰dzf克fsit新qoen闻l网pvbq_版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎u泰ex克twxr新kpsz闻eikmz网pfl版权所有，请勿未授权转载！！！

end entity f_adder2;

虎dwmga泰ucs克fjsx新sngm闻fq网vjla版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎rwlpb泰j克ymvm新hv闻rfhw网lxg版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎jdfdg泰bqfw克w新x闻xyb网u_m版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎aoq泰id克gdnpd新wtg_k闻bko网zkwo版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎dtdo泰eoz克ekccf新counl闻vcpyp网fzog版权所有，请勿未授权转载！！！

case (s) is

虎blet泰jkuyp克c新cty闻ukfny网v版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎ryw泰i克bswx新y闻twn_网o版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎namq泰jvti克k新utfky闻peacl网h版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎ro泰ty克hi新xnc闻lp网emmtt版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎wvb泰d_克vumc新hnwi闻gfbfb网ze版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎ib泰ghmh克komq新wok闻ij_bu网dej版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ntmyk泰nfns克zvk新p闻_moc网bz版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎uqw泰g克x新m闻h网eeil版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎bi泰_克c新wvgme闻iq网_xu版权所有，请勿未授权转载！！！

when others =>NULL;

虎zps泰fv克h新cdvn闻g网ijteo版权所有，请勿未授权转载！！！

end case;

虎hcb泰whsvm克s新vxklz闻ycibo网hu版权所有，请勿未授权转载！！！

end process;

虎i泰pdxm克hpilm新nhs闻trk网s版权所有，请勿未授权转载！！！

end architecture;

虎p泰ifpz克cj新bjv闻rj网bfu版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎od泰lw克whfq新txiva闻uu网yj版权所有，请勿未授权转载！！！