虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎nkoc泰rajtv克ulxmp新c闻hxfth网th版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎mh泰bp克ngo新zhn闻vwt网spd版权所有，请勿未授权转载！！！

entity f_adder2 is

虎of泰b克w_szp新b闻fou网nnmi_版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎hnmnd泰hxjf克nrts新i闻fius网cpbuu版权所有，请勿未授权转载！！！

end entity f_adder2;

虎oe泰carq克x_vpi新a闻xquo网z版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎_w泰osv克eimgh新nhzg闻fi网yax版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎zf泰nf克gexl新bme闻ej网lz版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ga泰wzzt克g新u闻ekwj网ebyvx版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎yvlsx泰lse克ny_新fn闻_网pyxgr版权所有，请勿未授权转载！！！

case (s) is

虎kmabq泰lwt克u新z闻h网j版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎iiu泰nirks克e新jssf闻tei网gs版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎tupch泰c克h新yazoz闻jhqi网lvbr版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎bo泰dq_g克c新e闻ecbo网c版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎kpzdh泰b克g新arwla闻qs_网fdude版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎m泰csvt克fj新zr闻wa网oibi版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ic泰rd克lwrlw新as闻e_td网tdim版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎zxf泰o_wrc克mm新pj闻i网imdy版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎zm泰f克jtyy新iifps闻wgijx网drl版权所有，请勿未授权转载！！！

when others =>NULL;

虎ptnn泰dmz克dfvnc新brun闻vtjed网ye版权所有，请勿未授权转载！！！

end case;

虎hfa泰hcp克yjz新rgp闻zsy网z版权所有，请勿未授权转载！！！

end process;

虎brtx泰cucp克iyzc新qik闻vnvqq网odx版权所有，请勿未授权转载！！！

end architecture;

虎mz泰xntg克hgtef新ls闻hogzg网l版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎gmx泰pfmbh克ls新stk闻n网tkm版权所有，请勿未授权转载！！！