虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎auf泰pj克gld新w闻s网gp版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎opzj泰rdvur克h新dolvp闻kly网jjhsw版权所有，请勿未授权转载！！！

entity f_adder2 is

虎rryi泰qen克p新xu闻jlpw网hoht版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎hc泰kfs克mbrbv新c闻i网i版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ymmt泰tzc_y克_新zrf闻h网hynwh版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎pjtwo泰ictu克x新xdee闻y网qv版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎rj泰mgutz克oychq新gpy闻kh网a版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎avxvp泰hbyw克s_新lnuuy闻qcvlo网vrgda版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎tindm泰coi克wqmz新cq闻fbzu网f版权所有，请勿未授权转载！！！

case (s) is

虎xykb泰ywek克n新xmnz_闻rj网dih版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎p泰bqo_克p新sgd闻k网lnhx版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎phuf泰kip克l_i新y闻ndyii网y版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎ceof泰ey克szrrr新jy闻r_em网_nei版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎h_t泰d克q新diah闻rvgp网sy版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎ihj泰dhksx克z新rm闻q网qph版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎mxut泰ag克tyvp新ffgzy闻gwcn网ffqyp版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎lai泰r克kr_qr新h闻kmz网uij版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎m泰m克mjcm新pgn_l闻jp网v版权所有，请勿未授权转载！！！

when others =>NULL;

虎f泰dgd克obab新h闻wjhf网xmi版权所有，请勿未授权转载！！！

end case;

虎fyoe泰dl克m新qghen闻tbbz网ahdph版权所有，请勿未授权转载！！！

end process;

虎yz泰pi克fp新aqv闻h网_bi版权所有，请勿未授权转载！！！

end architecture;

虎frql泰zvjn克ob新mlzb闻tjdez网i版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎y泰txni克bwo新tjp闻n网r版权所有，请勿未授权转载！！！