虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎coirr泰n克__to新skv闻xbc网q版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎pyqp泰cxin克umco新ivvf闻sijb网x版权所有，请勿未授权转载！！！

entity f_adder2 is

虎w泰qby克vvfwj新ndmua闻of网f版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎mfw泰pwzzu克zzeq新qqqhh闻e网xuod版权所有，请勿未授权转载！！！

end entity f_adder2;

虎atnz泰frsh克slm新iqthh闻h网tpcs版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎ehhi泰h克ofw新jfovl闻otyav网pujlt版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎fimv泰wth克snek新e闻op网werf版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎lyvsz泰p__克uo新mj闻bp网p版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎fge泰nbkc克fxmf新nbs闻zwyq网hgto版权所有，请勿未授权转载！！！

case (s) is

虎paf_z泰owof克u新zr闻zsau网cr版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎zj泰hijzs克ryyc新esqh闻vsgtq网tcc版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎g_mh泰_kxc克bm新tmt闻dd网sel版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎dezje泰yx克eb新pnwhf闻kcaku网oh版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎q泰brsqi克t新w闻cxg网pb版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎i_rhc泰jbfnz克jxvy新n闻v网v版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎n泰qt克bltx新ifmwx闻duejh网t版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎m_jj泰de克hvhv新a_闻r网pn版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎wc泰wx克kdrcl新jrinl闻s网qsc版权所有，请勿未授权转载！！！

when others =>NULL;

虎c_泰noqhb克utxn_新lk闻yri网wi版权所有，请勿未授权转载！！！

end case;

虎j泰jkfpz克uz新onzi闻iqh网ac版权所有，请勿未授权转载！！！

end process;

虎ppsf泰lvat克x新inz闻vkm_f网ae版权所有，请勿未授权转载！！！

end architecture;

虎ahnwa泰f克ddigy新iwdch闻qtzsk网fbo版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎xzjh泰l_克psi_j新lacrd闻ns网y版权所有，请勿未授权转载！！！