虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎qmf泰nnx克wfn新rpk闻_pyok网va_gw版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎bm泰ajj克d_agu新lop闻atjko网ju版权所有，请勿未授权转载！！！

entity f_adder2 is

虎uqar泰k克vf新dt闻c网cegwv版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎tw泰lajp克ovdof新ifhq闻glgiu网v_fr版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ma泰w克fmxk新wjiyo闻jmefn网qqdre版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎ztec泰cxugh克zezaf新pz闻i网xj版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎lv泰qfuxg克_wn新_o_t闻dkv网pkf版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎vrhx泰rl克byl新mycfm闻ik网kj版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎kbed泰eww克z新sayly闻w网b版权所有，请勿未授权转载！！！

case (s) is

虎v泰uagc克haoom新bbp闻vdat网c版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎il_泰eywkq克c_ff新x闻dz网cgd版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎vkh泰sbqr克wlsbo新q闻ppit网ipca_版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎lw泰vkz克dvxb新rtg闻xbuxs网xm版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎wfxlk泰nxd克x新cu闻unhrw网ezrq版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎yq泰ge克qkg新etm闻pcpm网nen版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎vo泰oj克b新aoxs闻dyrcx网rlifn版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎misnn泰mxjmz克u新pact闻ewrli网lfuf版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎s_b泰h克l新_闻tfz网fue版权所有，请勿未授权转载！！！

when others =>NULL;

虎hvys泰jehi克tyx新pg闻rou网g版权所有，请勿未授权转载！！！

end case;

虎wg_x泰irr克mw新i闻kj网flvz版权所有，请勿未授权转载！！！

end process;

虎zlqof泰sdcsf克dgkso新b闻dml_网fe版权所有，请勿未授权转载！！！

end architecture;

虎nspfe泰dde克ddxjl新kg闻bkog网lpduc版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎his泰qkvl克der新oqhbj闻d网ypo版权所有，请勿未授权转载！！！