VHDL报错std_logic type does not match integer literal
随风飘扬 学习 2015年12月01日7:07 6802
VHDL报错std_logic type does not match integer literal
library ieee;
虎t泰vdzqp克znb新_kp闻mxxrn网vmg版权所有,请勿未授权转载!!!
use ieee.std_logic_1164.all;
虎i泰ygp克buomr新ewie闻qvhn网iwh版权所有,请勿未授权转载!!!
entity f_adder2 is
虎fi泰tida克_wiv新u闻btj网_uun版权所有,请勿未授权转载!!!
port(a,b,c : in std_logic; so,co : out std_logic);
虎q泰c克zbcei新vyns闻nk网dcmuo版权所有,请勿未授权转载!!!
end entity f_adder2;
虎r泰uk克qz新eco闻uq网kwds_版权所有,请勿未授权转载!!!
architecture bhv of f_adder2 is
虎ltqpc泰vnogd克zz新_xnf闻iarws网ovk版权所有,请勿未授权转载!!!
signal s : std_logic_vector(2 downto 0);
虎uyou泰kroh克qxvp新n闻v网fjzf版权所有,请勿未授权转载!!!
begin s<=c&b&a;
虎qo泰crapa克rnhb新mbs闻of网tfr版权所有,请勿未授权转载!!!
process(c,b,a) begin
虎agq泰iql克soxv新lynjd闻nqvo网gf版权所有,请勿未授权转载!!!
case (s) is
虎pqv泰toozy克vphj新_fm闻dpmy网u版权所有,请勿未授权转载!!!
when "000" => so<=0;co<=0;
虎yjcq泰cd克rs新p闻e网b版权所有,请勿未授权转载!!!
when "001" => so<=1;co<=0;
虎rebty泰clbvo克rjj新q闻sy网xtna版权所有,请勿未授权转载!!!
when "010" => so<=1;co<=0;
虎nj泰etd克wf新zpf闻x网ewkbv版权所有,请勿未授权转载!!!
when "011" => so<=0;co<=1;
虎sc泰atz克_ikj新vor闻flh网l版权所有,请勿未授权转载!!!
when "100" => so<=1;co<=0;
虎hsm泰x克sfmc新cg闻e网e版权所有,请勿未授权转载!!!
when "101" => so<=0;co<=1;
虎kuww泰t克fddw新s闻j网jgxjv版权所有,请勿未授权转载!!!
when "110" => so<=0;co<=1;
虎mdto泰sraf克t新tkrql闻ix网_zzcx版权所有,请勿未授权转载!!!
when "111" => so<=1;co<=1;
虎mnry泰j克qid新gz闻ijzj网s_k版权所有,请勿未授权转载!!!
when others =>NULL;
虎eu泰cwc克vdy新sg_ih闻_g网lg版权所有,请勿未授权转载!!!
end case;
虎eia泰nrq克ow新ooa闻co网ch版权所有,请勿未授权转载!!!
end process;
虎bkpah泰zr克bs新iayqs闻v网c版权所有,请勿未授权转载!!!
end architecture;
虎mvrz泰d克ggh新nsd闻j网_w版权所有,请勿未授权转载!!!
定义的s是std_logic类型,但你赋值的时候由于没加单引号,被认为是integer类型了,所以应加单引号
虎op泰z克ivy新vhcql闻hb网w版权所有,请勿未授权转载!!!
성명: 본 사이트 에 옮 겨 실 린 문서 / 그림 등 원 고 는 모두 더 많은 정 보 를 전달 하고 토론 하 는 목적 에서 본 사이트 와 주최, 담당 부서 가 자신의 의견 을 찬성 하거나 그 내용 의 진실성 을 증명 하 는 것 을 의미 하지 않 는 다. 글 의 내용 은 참고 로 제공 하고 원작 자의 권 리 를 침해 하면 사이트 관리자 에 게 연락 하 십시오.
평론 목록
-
일시 데이터 없음