虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎q泰h克q新c闻q网qgh版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎zyu泰xv克az新y闻uy网uaet版权所有，请勿未授权转载！！！

entity f_adder2 is

虎s泰neb克rrgm新mtwoc闻xb网yjs版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎wdcc泰xwnzo克idwbf新u闻bty网ey版权所有，请勿未授权转载！！！

end entity f_adder2;

虎h泰kgpv_克gd新ugesx闻kgr网lfuq版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎jnd泰m克snvr新qquzb闻e网lwm版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎xjadv泰a_h克sfqj新a闻wue网ho_z版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎b_泰m克or新bq闻lr网ii版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎fr泰tzri克qi新_ssd_闻e网l_eu版权所有，请勿未授权转载！！！

case (s) is

虎kqrp泰dlvw克bezh新int闻upnxd网bhcn版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎pcy泰j克u新idcs闻fl网zlo版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎hxcb泰zcdp克xbygv新g闻_jsr网tmd版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎h泰bblr克etkm新c_em闻voh网q版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎ojxb泰e克jwsml新guu闻eiy网watz版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎x泰moiz克s_k新gnrb闻fyum网b版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎mklko泰j克ojuw新duai闻gsi网mfr版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎_lfe泰tdjgi克foav新otzns闻ay网bp_s版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎ycs泰epmx克ke新z闻wlhh网dsg版权所有，请勿未授权转载！！！

when others =>NULL;

虎ijc泰l克qqz新yxxk闻vb网w版权所有，请勿未授权转载！！！

end case;

虎cr泰r克mlp新aqrb闻n网xadcc版权所有，请勿未授权转载！！！

end process;

虎vxo泰c克b_awa新t闻l网a版权所有，请勿未授权转载！！！

end architecture;

虎ca泰h克gn新mmw闻sbf网e_版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎mpwt泰tkkqv克whn新hfgx闻ifb网cayp版权所有，请勿未授权转载！！！