虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎z_f泰f克o新vjnso闻vo网nb版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎pcgm泰jns克hfz新zftjz闻eig网abs版权所有，请勿未授权转载！！！

entity f_adder2 is

虎l泰b克m新dtw闻fx网owh版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎vjyme泰mzzux克q新gb闻pwes网rw版权所有，请勿未授权转载！！！

end entity f_adder2;

虎lynl泰z克rm新_xdu闻qopmj网fymt版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎qetzu泰zjp克_j新mr闻igui网eh版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎zl泰t_克di_新u闻tdo_网o_k版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎xr_l泰dj克usehz新_闻qmvz网pzqok版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎u泰hu克idwo新xknhd闻q_wsw网gf版权所有，请勿未授权转载！！！

case (s) is

虎v泰yri克bbbx新q闻f网bqc版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎a泰t克gay新jo_闻fvq_网nf版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎rgc泰qczi克i新gl闻kyozu网tvxv版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎kvo泰nbxp克wf新f闻lxis网s_ri版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎x泰mqe克d新eu闻drpl网xc版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎poak泰e克dmld新igm闻du网yg版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎ktnh泰axryv克njp新di_e闻pado网joq版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎ilmq泰ijk克ylu新weij闻mfi网edxdz版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎q泰whsuz克clrsp新vsio闻cleb网jpu_d版权所有，请勿未授权转载！！！

when others =>NULL;

虎ff泰jpnnz克eisip新hymkb闻wc网kobg版权所有，请勿未授权转载！！！

end case;

虎qfvb泰zwq克o新hljr闻xwyt网dfh版权所有，请勿未授权转载！！！

end process;

虎o泰b克qwrq新kvoy闻f网gd版权所有，请勿未授权转载！！！

end architecture;

虎zcjhr泰nrq_x克xav新qp闻nfj网mq版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎jqgx泰sid克ng新uroi闻x网fpgc版权所有，请勿未授权转载！！！