虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎gxr泰gack克f新x闻ld_c网g版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎lt泰hpcyh克cnkhe新xz闻xv网crjd版权所有，请勿未授权转载！！！

entity f_adder2 is

虎lqoce泰odnq克th_新xnz闻pdekl网cdtmu版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎godn泰e克qe新nr闻rcx网ih版权所有，请勿未授权转载！！！

end entity f_adder2;

虎en泰lfh克_新bvkf闻ny网hjfp版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎nlzpw泰u克bmpjg新s闻_网f版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎hg泰i克rgie新qv闻ehym网ejyls版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎bmde泰m克sy新pn闻ur网th_i版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎natz泰bunrm克fjwg新i闻i_fm网fcmbd版权所有，请勿未授权转载！！！

case (s) is

虎tefoj泰_fx克r新y闻sk网w版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎uldj泰cfty克mf新qmj闻e_d网fo版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎k泰a_rfy克jxka新lsjm闻ybfcw网ala版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎q_e__泰ddbm克zy新it闻um网phwmg版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎utz泰rhjz克xnyvt新_rjs闻rfik网vbp版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎l泰lw克o新btt闻_vu_s网kd版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎xkkem泰jdc克e新ce闻_s网by版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎v泰edi克jw新mqi闻fpa网euqlf版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎qthtr泰ozzlm克b新xhjqs闻vf网tjbz版权所有，请勿未授权转载！！！

when others =>NULL;

虎u泰unqeg克w新htlue闻rbr网qawuj版权所有，请勿未授权转载！！！

end case;

虎j泰ay克bet_新tfrsd闻r网xg版权所有，请勿未授权转载！！！

end process;

虎hewxd泰mvk克vros新z闻rb网v版权所有，请勿未授权转载！！！

end architecture;

虎d_bq泰di_克cbzcw新erc闻w_网guwr版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎im泰lppvs克jy新hx闻cezbi网kj版权所有，请勿未授权转载！！！