虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎t泰rdmfk克v新rc闻xesuf网_namj版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎_kuh泰cg克i新jjbb闻vhuj网cjg版权所有，请勿未授权转载！！！

entity f_adder2 is

虎myjf泰emzfx克_ji新aofa闻o网iz版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎ui泰q克h新qfn闻icj_c网qsyp版权所有，请勿未授权转载！！！

end entity f_adder2;

虎bi泰_etua克vpib新fzfx闻mb网qooxc版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎vivxe泰pg_克pzqze新kom闻fj网cyr版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎lm泰lk克dj新x闻zzte网rmz版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎uk泰hpg克bhrpn新d_闻gp网le版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎eu泰mbjyw克i新fkps闻jtp网vuw版权所有，请勿未授权转载！！！

case (s) is

虎hexg泰mybp克z新nrpw闻omz网z版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎rha泰qtbm克nigc新fl闻yek_m网kf版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎m泰cyem克pvyvm新bh闻b网_w版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎ixb泰idxy克pihoc新tg闻z网tuwq版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎shbnf泰j克aptwu新dqabj闻wnr网lx版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎xtuc泰lps_克xql新ph闻noa网_版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎oyis泰ngw克vgq新arlq闻vpmf网dmvp版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎_泰rhua克orvk新ldmg闻ziz网xs_fx版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎uq_泰zy克vi新lh闻d网qfxf版权所有，请勿未授权转载！！！

when others =>NULL;

虎z泰o克sunn新tf闻nidr网kf_l版权所有，请勿未授权转载！！！

end case;

虎_lbt泰rucqw克t新f闻pjlv网traz版权所有，请勿未授权转载！！！

end process;

虎txz泰j克u新s_y闻t_网jnt版权所有，请勿未授权转载！！！

end architecture;

虎plwm泰keu克_ic新psz闻dqy网lan版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎gxwoo泰ibo克hbcdh新zjvn闻rdmms网u版权所有，请勿未授权转载！！！