虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎lmv泰nz克gtd新li闻jjh网rwjzl版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎st泰qo克ocmu新ths闻rwz网fs版权所有，请勿未授权转载！！！

entity f_adder2 is

虎d泰vfn克z新pec闻z网_版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎hpu泰enr克kqi新cilaa闻lqjhg网fgiwz版权所有，请勿未授权转载！！！

end entity f_adder2;

虎arj泰tkgnc克au新vknm闻zvwl网rl版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎qp泰qwotu克hiara新lkk闻gvbo网hk_版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎ossv泰w克oo新j闻uvheq网xas版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ug泰anr克xe新rnn闻q网bgctq版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎gh泰vkn克eg新apb闻efzi网b版权所有，请勿未授权转载！！！

case (s) is

虎xucpw泰suczn克r新aun闻ayxyl网yq版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎sy泰s_t克i新cikt闻q_网bb版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎eh泰ffb克g新bn闻rwplp网pmycr版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎qjrn泰bwv克tfdjr新trh闻hwy网u版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎yte泰ofsu克n新shofq闻xpd网u版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎w泰w克ngpv新t闻cfugc网oimnr版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎rc泰ccn克qs新n闻b网bpukj版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎rd泰xtvl克l新_zqt闻fdx网zjlrk版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎hwajt泰b克nuq新pmjt闻k网nneh版权所有，请勿未授权转载！！！

when others =>NULL;

虎ly泰uar克dc新oxtg闻if网afoy版权所有，请勿未授权转载！！！

end case;

虎d泰bqvab克tl新f_jgc闻jugza网dbjd版权所有，请勿未授权转载！！！

end process;

虎edifm泰ympjx克nkdv新oz闻i网thlxi版权所有，请勿未授权转载！！！

end architecture;

虎wwoix泰f克rom新rny闻fs_z网moi版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎xkdr泰heq克e_uv新h闻gxuag网gcb版权所有，请勿未授权转载！！！