虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎n泰ml克w新u闻mu网xfpmh版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎bot泰k克_e新w闻ezlsl网gy_ss版权所有，请勿未授权转载！！！

entity f_adder2 is

虎h泰ob克kxef新fnfka闻d_hr_网rjdfz版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎qyzxs泰xve克aw_新qv闻jo网he版权所有，请勿未授权转载！！！

end entity f_adder2;

虎l泰luzx克kqk新nc闻jpmij网m版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎ay泰ioahe克uek_c新os闻wzi网oo版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎jth泰ilwji克rhi新l闻usg网s版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎wtnc_泰rb克hcj新y闻k网ra版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎yowy泰lo克m_fpt新gpmc闻_网_版权所有，请勿未授权转载！！！

case (s) is

虎hh泰_e克wzmou新naj闻rdo网b版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎hza泰qhpw克dn新e闻wa网dxwus版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎rj泰iwpq克k新lyows闻x网ws版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎nyhj泰ys克hbzg新v闻o网hmsla版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎e泰m克al新iya闻pfw网fedrj版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎sazz泰xc克zsw新urmyb闻ke网rls版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎l泰fozi克kjfha新vdbze闻zu网geuux版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎ko泰dpxww克kfhx新vbr_a闻myysk网dijcu版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎w泰dyew克sdse新t闻sn_g网g版权所有，请勿未授权转载！！！

when others =>NULL;

虎imb泰h克br新ibfv闻_b网qds版权所有，请勿未授权转载！！！

end case;

虎c泰xnly克_新t闻v网nny版权所有，请勿未授权转载！！！

end process;

虎j泰c_克jvo新yw闻u__j网xlx版权所有，请勿未授权转载！！！

end architecture;

虎luu泰gkkcv克_s_新tz闻sizbs网x版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎fypt泰px克eer新sci_m闻lr网varfs版权所有，请勿未授权转载！！！