VHDL报错std_logic type does not match integer literal
随风飘扬 学习 2015年12月01日7:07 6497
VHDL报错std_logic type does not match integer literal
library ieee;
虎btrci泰jge_克n新jvkg闻qo网ejfu版权所有,请勿未授权转载!!!
use ieee.std_logic_1164.all;
虎wwa泰li克mkwjq新ayl闻_xcb网vh版权所有,请勿未授权转载!!!
entity f_adder2 is
虎pcq泰bt克o新ksitj闻ku网iee版权所有,请勿未授权转载!!!
port(a,b,c : in std_logic; so,co : out std_logic);
虎xitd泰mag克xqb新tfwhp闻ftit网ju_xz版权所有,请勿未授权转载!!!
end entity f_adder2;
虎y泰ej克ns新igd闻ehi网v版权所有,请勿未授权转载!!!
architecture bhv of f_adder2 is
虎jvntx泰ul克f新hg闻sgbsn网lc版权所有,请勿未授权转载!!!
signal s : std_logic_vector(2 downto 0);
虎ygk泰liqqz克_dz新p闻nh网rwd版权所有,请勿未授权转载!!!
begin s<=c&b&a;
虎imxf泰gmj克w新fw_闻nm网lclad版权所有,请勿未授权转载!!!
process(c,b,a) begin
虎sauvo泰h克lxhd新ulth闻spjb网vjpy版权所有,请勿未授权转载!!!
case (s) is
虎sdiq泰bej克fq新mcvv闻dqp网lebxc版权所有,请勿未授权转载!!!
when "000" => so<=0;co<=0;
虎zd泰wfh克x_hs新bmlxt闻_mcb网rfs版权所有,请勿未授权转载!!!
when "001" => so<=1;co<=0;
虎fs泰bxdol克iin新h闻gcxwi网jzsuq版权所有,请勿未授权转载!!!
when "010" => so<=1;co<=0;
虎hpnp泰l克afksb新j闻ych网d_版权所有,请勿未授权转载!!!
when "011" => so<=0;co<=1;
虎pq泰mf克kx新fp闻c网w版权所有,请勿未授权转载!!!
when "100" => so<=1;co<=0;
虎p泰dok克qa新rph闻snxg网zt版权所有,请勿未授权转载!!!
when "101" => so<=0;co<=1;
虎ftsx泰eeoxn克czp新p闻ddo网bpnj版权所有,请勿未授权转载!!!
when "110" => so<=0;co<=1;
虎i泰zceu克ujz新bkltz闻ptxs网bln版权所有,请勿未授权转载!!!
when "111" => so<=1;co<=1;
虎ww_bq泰f_cq克lo_pb新_sbt闻cr网id版权所有,请勿未授权转载!!!
when others =>NULL;
虎ppovw泰to克fz新ldzoe闻ls网izde版权所有,请勿未授权转载!!!
end case;
虎wcbr泰x克am新sai闻tlmpg网ixeeb版权所有,请勿未授权转载!!!
end process;
虎oq泰xnpww克_px新_y_r闻hro网cmno版权所有,请勿未授权转载!!!
end architecture;
虎hhpc泰dpyjo克scv新bxza闻h网jbxng版权所有,请勿未授权转载!!!
定义的s是std_logic类型,但你赋值的时候由于没加单引号,被认为是integer类型了,所以应加单引号
虎van泰gooe克w新hg_闻tocnw网qjpd版权所有,请勿未授权转载!!!
声明:凡本网转载的文/图等稿件,均出于传递更多信息及方便探讨之目的,并不意味着本站及主办、承办单位赞同其观点或证实其内容的真实性,文章内容仅供参考,如果侵犯了原作者的权利请与网站管理员联系。
评论列表
-
暂无数据