虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎tjlsk泰b克aece新eszr闻ko网cozc版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎jk泰qheds克bvdfi新nazwx闻l_j网z版权所有，请勿未授权转载！！！

entity f_adder2 is

虎jmig泰rj克nfuy新cnvmm闻s网f版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎fhzgd泰s克vru新jnnsy闻jxb网tflq版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ghxyb泰fs克pena新ipf闻w网riaf版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎iwdzp泰usibg克r新ic闻_bvz网werg版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎vi_on泰zihn克uaqww新knk闻fcrzy网rvte版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎ohtr泰rjs克nwmx新y闻wr_c网aboj版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎zfbk泰wxqce克yri新txqpb闻wv网ner_版权所有，请勿未授权转载！！！

case (s) is

虎_泰rasvh克iflq新qs闻jd网shjj版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎ijrmf泰ddnkb克vyfn新ysisr闻ub网mcdp版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎q泰ln克enp新rskim闻ajflz网lceqg版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎qu泰rixn克vob新o闻wqv网xop版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎gl泰fv克qeem新js闻xy网_版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎xti泰zsnq克dc新cfbu闻wbha网sxwb版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎a泰fbn克rzl新awyq闻xd网wkd版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎ndogl泰nk克xf新xctlt闻fgibx网rvojx版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎rnpv_泰bb克ozotd新s闻r网ruqp版权所有，请勿未授权转载！！！

when others =>NULL;

虎d泰x_pbj克gmm新qvdwx闻cnyo网aih版权所有，请勿未授权转载！！！

end case;

虎g泰pk克w新uj闻fdy网ff版权所有，请勿未授权转载！！！

end process;

虎mjq泰vilg克gxn新qawai闻ju网jdtjj版权所有，请勿未授权转载！！！

end architecture;

虎jr_泰uunar克d新q闻ptnei网rloeq版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎l_rq泰yp克o新trm闻_iz网tiql版权所有，请勿未授权转载！！！