虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎e泰otu克i新en闻lfmja网nyyrd版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎qrynm泰lthkk克xz_lg新lbgpk闻xgg网z版权所有，请勿未授权转载！！！

entity f_adder2 is

虎gjp泰n克ob新pya闻_ay网z版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎zztw泰omsqh克xbu新qevn闻j网q_j版权所有，请勿未授权转载！！！

end entity f_adder2;

虎ga_r泰vnx克skn新s闻dfrjo网ke版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎xklh泰_s克d新gys闻i_j_i网_k版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎_ncf泰n克wqc新xbvu闻v网dhtd版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎w泰x克j新xrx闻gv网_s版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎abgw泰oyorh克_n新ffrf闻urtlc网vzkh版权所有，请勿未授权转载！！！

case (s) is

虎pcoxw泰u克g新g闻f_网w版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎mw泰br克tojv_新mgs闻lp_x网rd版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎yfvba泰yz克urx新e闻u网ks版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎iurmm泰puem克shzb新whcgi闻ikm网kpk版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎kx_泰fyejt克wkxda新uka闻kl网s_c版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎jfuf泰ikoop克egjr新vip闻cnpig网jqd版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎xmgq泰au克zr新epbrg闻nkkj网pp版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎jvvnc泰ci克jylz新nn闻bgq网_hlb版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎qjq泰qgct克m新qkehf闻sfq网ap版权所有，请勿未授权转载！！！

when others =>NULL;

虎yfk_k泰i克s新yv闻vq网hijad版权所有，请勿未授权转载！！！

end case;

虎hymw泰czu克skk新kdej闻yl网kw_版权所有，请勿未授权转载！！！

end process;

虎bbh泰txhue克i新eprlw闻okfn网cgern版权所有，请勿未授权转载！！！

end architecture;

虎aho泰tcxn克jx新vwiie闻x网ck版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎oqf泰r克hxl新ms_wp闻pn_zx网jvztq版权所有，请勿未授权转载！！！