虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎z泰rh克ud新_vzs闻asgeh网ogm版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎l泰j克si新d闻hlaxo网cg版权所有，请勿未授权转载！！！

entity f_adder2 is

虎ivlnm泰clzh克v新kr闻bjzg_网rj版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎e泰hj克wrv新madpb闻cv网ietfq版权所有，请勿未授权转载！！！

end entity f_adder2;

虎abkl泰xwd克m新s闻ytx网tm版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎xh泰dweqc克m新ch闻e网peux版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎nn泰jd克oo新rsh闻z_网prjey版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎eano泰ds克_iqi新il闻nk网yi版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎sj泰fqrn克dbova新oxtj闻bjs网bsw版权所有，请勿未授权转载！！！

case (s) is

虎_aaff泰i克nl新uag闻xnc网snkg版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎e泰pcyim克bn新y_blj闻kin网j版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎d泰_bfvr克xqjn新wwiw闻ca_网ipdlr版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎l泰ritha克n_新mbwf闻o网vmt版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎l泰dknl克ysyv新xb闻q_qyd网z版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎tge泰trq克z新tfxki闻u网m版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎dhhcn泰wt克k_cro新aado闻gee网r_l版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎_u_yc泰yjwf克phj新kc闻_mx网_d版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎hjc泰xd克_xei新sgnoa闻ocxf网hdws版权所有，请勿未授权转载！！！

when others =>NULL;

虎kr泰k_oof克qhqs新fd闻muj网l版权所有，请勿未授权转载！！！

end case;

虎h泰uzpkm克ging新cvb闻v_mz网xcvd版权所有，请勿未授权转载！！！

end process;

虎ijcor泰hfcc克eim新gqt闻ilz网oa版权所有，请勿未授权转载！！！

end architecture;

虎pyv泰stm克i新fjcw闻jxj网o版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎ole泰u克b新fx闻bg网ewd版权所有，请勿未授权转载！！！