虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎nbgi泰cgdc克aqar新qhz闻yd网w_yo版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎oezjl泰hvm克jp新_z闻op网mmh版权所有，请勿未授权转载！！！

entity f_adder2 is

虎bmoyr泰dtvd克vzndi新e闻gtf_w网rq版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎_泰owmf克hqasx新dppg闻dyc网enxxg版权所有，请勿未授权转载！！！

end entity f_adder2;

虎d泰dne克eeafv新j闻me网ibxg版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎d泰gpm克exqek新hsgic闻nlx网bhpy版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎_泰gc克xskzf新mkqi闻lb网vga版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎b泰gi_s克ql新b闻wvclu网v版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎xp泰e_克f新pwby闻ws网ohg版权所有，请勿未授权转载！！！

case (s) is

虎jpz泰kftjy克k新atylt闻pnlr网r版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎eqaf泰uowp克aw新ywv闻omekg网v版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎qe泰vh克j新b闻_rq网jral版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎zt泰wrq克_eax新nqf闻jfvrl网wt版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎__ke泰kyi克mea新w闻n网py_s版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎ws泰ig克argnu新qgxs闻mdsu网idhsm版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎am泰xnaj克kao新oidbk闻qykn网hahl版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎msmp泰s克kank新nir闻vmfn网iv版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎gtn泰qbm克nd新ktb闻sqrjj网il版权所有，请勿未授权转载！！！

when others =>NULL;

虎ftt泰uoh克yqt新x闻cxw网aj版权所有，请勿未授权转载！！！

end case;

虎y泰u_p_克kyo新ee闻uch网g版权所有，请勿未授权转载！！！

end process;

虎ttwqq泰bjg克n新f_b闻bjkf网k版权所有，请勿未授权转载！！！

end architecture;

虎rgbe泰xo克gbac新hbfaa闻pxy网nn版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎h_zzm泰lita克n新ma闻n网lpfik版权所有，请勿未授权转载！！！