虎泰克博客

VHDL报错std_logic type does not match integer literal

library ieee;

虎cuozi泰cr克idvl新macd闻gyd网hygq版权所有，请勿未授权转载！！！

use ieee.std_logic_1164.all;

虎_oblo泰dhga克c新bbsst闻zis网xbah版权所有，请勿未授权转载！！！

entity f_adder2 is

虎bhxe泰v克czgw新rnpw_闻a网dow版权所有，请勿未授权转载！！！

port(a,b,c : in std_logic; so,co : out std_logic);

虎t泰j克upl新_yhq闻fzi网mln版权所有，请勿未授权转载！！！

end entity f_adder2;

虎quz泰jppd克djqvr新tng闻zf网jgfzv版权所有，请勿未授权转载！！！

architecture bhv of f_adder2 is

虎mpie泰k克dq新__for闻jck网j_m版权所有，请勿未授权转载！！！

signal s : std_logic_vector(2 downto 0);

虎qlkx泰bcq克zth新nlwzm闻mdqbt网ylyq版权所有，请勿未授权转载！！！

begin s<=c&b&a;

虎yvaa泰bwuu克nar新ycoi闻epcrj网t版权所有，请勿未授权转载！！！

process(c,b,a) begin

虎zqyut泰ds克dnom新duc闻gr_vb网oquum版权所有，请勿未授权转载！！！

case (s) is

虎fc泰zgjht克cw新ia闻ojwb网t版权所有，请勿未授权转载！！！

when "000" => so<=0;co<=0;

虎zdlk泰gbmdb克q新axqmf闻fmkk网_ojtg版权所有，请勿未授权转载！！！

when "001" => so<=1;co<=0;

虎h泰ymr克qce新ki_i闻j网a版权所有，请勿未授权转载！！！

when "010" => so<=1;co<=0;

虎cizg泰cxf克ygw新as闻ink网nc版权所有，请勿未授权转载！！！

when "011" => so<=0;co<=1;

虎wvyco泰enhw克kix新vsi闻xt网e_版权所有，请勿未授权转载！！！

when "100" => so<=1;co<=0;

虎gicza泰_c克s新f闻usjd网wl版权所有，请勿未授权转载！！！

when "101" => so<=0;co<=1;

虎fz泰rbwi克lhb新elag闻wzere网d版权所有，请勿未授权转载！！！

when "110" => so<=0;co<=1;

虎mggbw泰eh克s新bfnh闻esv网pwgm版权所有，请勿未授权转载！！！

when "111" => so<=1;co<=1;

虎mrpe泰wu克s新to_qq闻q网kyoy版权所有，请勿未授权转载！！！

when others =>NULL;

虎vpc泰ivjuz克y新crvnf闻bi网wdaj版权所有，请勿未授权转载！！！

end case;

虎on泰yfkq克obtcz新pqph闻emd网j版权所有，请勿未授权转载！！！

end process;

虎phcm泰plsmc克pyt新jj闻xc_h网__z版权所有，请勿未授权转载！！！

end architecture;

虎o泰w克qc新ijd闻dh_网wtkp版权所有，请勿未授权转载！！！

定义的s是std_logic类型，但你赋值的时候由于没加单引号，被认为是integer类型了，所以应加单引号

虎vgcja泰szeb克dmx新enj_q闻v网e版权所有，请勿未授权转载！！！